也来吹牛：牛刀杀鸡大法之FPGA篇

filetemp

altera ，xilinx，lattice 的器件都用，但是三家的自带软件(quartus/ise/ispLevel)都不熟悉，
因为我用的是深度定制化的方案：
1.1
synopsys DC做综合，
1.2.
nc做仿真
1.3.
连IO口都已经在RTLverilog 中指定了用哪种IO单元和IO口编号，
1.4
最后netlist扔回quartus/ise/ispLevel中生成编程文件
1.5
openOCD烧录。
2.1

整个流程基本都在linux环境。
2.2
ise/ispLevel在linux中跑得不好，得开一下虚拟机用win来跑一下。
2.3
新版本的DC已经不支持fpga,把DC也定制化一下。
3.1

在NC下，跑的都是gate级仿真。
3.2
testbench直接判断结果。
3.3
找问题，不看波形，看log。

filetemp

精艳精艳，懂者自懂。不懂者自宫。

lozgwn

是牛呀，

kenxjy