DXP2004 DRC 规则中英文对照！

2dmin

DXP2004 DRC 规则英文对照+ H' ?( ?5 A+ _
　　　
　　Ⅰ：Error Reporting 错误报告. ^# B5 J* V% M' |2 X: @M$ n+ ^
　　8 t8 E4 A4 C$ X
　　A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）
　　◆bus indices out of range 总线分支索引超出范围0 i$ {6 @5 g3 S8 t
　　◆Bus range syntax errors 总线范围的语法错误
　　◆Illegal bus range values 非法的总线范围值4 GH2 s' y$ S; ^, W% R$ s( b3 v$ b
　　◆Illegal bus definitions 定义的总线非法3 v) m, Q4 @! m5 ~; Y
　　◆Mismatched bus label ordering 总线分支网络标号错误排序5 ?; c; m) Zi7 u- I8 }1 g
　　◆Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线
　　◆Mismatched bus widths 总线宽度错误
　　◆Mismatched bus section index ordering 总线范围值表达错误
　　◆Mismatched electrical types on bus 总线上错误的电气类型# E: f9 I! e' U$ c6 {# Y
　　◆Mismatched generics on bus (first index) 总线范围值的首位错误; F* J* n7 J$ Ne( O" g
　　◆Mismatched generics on bus (second index) 总线范围值末位错误3 QI) Y" U8 }
　　◆Mixed generics and numeric bus labeling 总线命名规则错误0 N8 q; x( Z+ v! j* L8 q9 J% r- r/ U
　　
　　B：Violations Associated Components 有关元件符号电气错误（共20项）- _& O/ W, Q5 r5 ~" g
　　◆Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用! z5 \7 S3 G7 y, ]s) L4 l$ D# n
　　◆Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符
　　◆Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失
　　◆Component contaning duplicate sub-parts 元件中出现了重复的子部分( x% z+ y6 Y# m7 ~- ?L
　　◆Component with duplicate Implementations 元件被重复使用
　　◆Component with duplicate pins 元件中有重复的管脚 / w& D3 l) s* O% b* K1 vl/ c% Q* n
　　◆Duplicate component models 一个元件被定义多种重复模型9 V- h, |1 m* i0 a& V# q
　　◆Duplicate part designators 元件中出现标示号重复的部分
　　◆Errors in component model parameters 元件模型中出现错误的的参数
　　◆Extra pin found in component display mode 多余的管脚在元件上显示
　　◆Mismatched hidden pin component 元件隐藏管脚的连接不匹配
　　◆Mismatched pin visibility 管脚的可视性不匹配4 l" D; e5 O6 _" S' B1 o
　　◆Missing component model parameters 元件模型参数丢失 ( ^' T% {y/ z5 B( A
　　◆Missing component models 元件模型丢失: P2 C% M: I$ }) H. I
　　◆Missing component models in model files 元件模型不能在模型文件中找到
　　◆Missing pin found in component display mode 不见的管脚在元件上显示j5 Y! i9 Y! G% h/ u0 T
　　◆Models found in different model locations 元件模型在未知的路径中找到
　　◆Sheet symbol with duplicate entries 方框电路图中出现重复的端口 * O4 B. p/ d/ f0 v" ^
　　◆Un-designated parts requiring annotation 未标记的部分需要自动标号4 R' F/ q. G3 _7 e5 H+ Y
　　◆Unused sub-part in component 元件中某个部分未使用
　　& h- L6 e" @H4 v6 k& U! ~
　　C：violations associated with document 相关的文档电气错误（共10项）
　　1、conflicting constraints 约束不一致的9 j7 ?0 _6 H& l3 {$ ^& p9 T
　　2、duplicate sheet symbol name 层次原理图中使用了重复的方框电路图
　　3、duplicate sheet numbers 重复的原理图图纸序号
　　4、missing child sheet for sheet symbol 方框图没有对应的子电路图7 W' }' }1 k4 q$ `
　　5、missing configuration target 缺少配置对象
　　6、missing sub-project sheet for component 元件丢失子项目" J5 h& U- T* C& @6 L" @
　　7、multiple configuration targets 无效的配置对象 - l+ J8 `7 t; X
　　8、multiple top-level document 无效的顶层文件
　　9、port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口
　　10、sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口N$ d) VC- n" |8 W6 i
　　
　　D：violations associated with nets 有关网络电气错误（共19项）
　　1、adding hidden net to sheet 原理图中出现隐藏网络 0 ]5 c7 j8 K. p( F) I
　　2、adding items from hidden net to net 在隐藏网络中添加对象到已有网络中
　　3、auto-assigned ports to device pins 自动分配端口到设备引脚6 u5 p, L_J/ W
　　4、duplicate nets 原理图中出现重名的网络 j7 S( y( r9 f; b; W! y
　　5、floating net labels 原理图中有悬空的网络标签
　　6、global power-objects scope changes 全局的电源符号错误
　　7、net parameters with no name 网络属性中缺少名称 * ]$ C( c. Pn" w
　　8、net parameters with no value 网络属性中缺少赋值
　　9、nets containing floating input pins 网络包括悬空的输入引脚/ c4 Q2 L/ H' _6 F2 `
　　10、nets with multiple names 同一个网络被附加多个网络名 / I4 ?/ a, M7 w5 r6 ^
　　11、nets with no driving source 网络中没有驱动 ( D% G8 l# IY1 p; t$ f
　　12、nets with only one pin 网络只连接一个引脚
　　13、nets with possible connection problems 网络可能有连接上的错误
　　14、signals with multiple drivers 重复的驱动信号( e5 A6 Y: ?/ r; X) _/ o; q) B: Yx
　　15、sheets containing duplicate ports 原理图中包含重复的端口
　　16、signals with load 信号无负载 M5 Q8 w& y" d4 z) t" Z9 I! b) W
　　17、signals with drivers 信号无驱动
　　18、unconnected objects in net 网络中的元件出现未连接对象 1 W6 f( C8 u; b
　　19、unconnected wires 原理图中有没连接的导线
　　
　　E：Violations associated with others有关原理图的各种类型的错误(3项)
　　1、No Error 无错误
　　2、Object not completely within sheet boundaries 原理图中的对象超出了图纸边框 : E. G: Z$ k" j
　　3、Off-grid object原理图中的对象不在格点位置+ U0 `; M+ i3 T9 a6 L5 H
　　! j% d8 N* Y- z( ?' Q; L" ~/ j
　　F：Violations associated with parameters 有关参数错误的各种类型
　　1、same parameter containing different types 相同的参数出现在不同的模型中
　　2、same parameter containing different values 相同的参数出现了不同的取值
　　, W9 f! I& \2 L9 a" P5 N% o
　　" e. D' ]! s/ ~. b
　　Ⅱ、Comparator 规则比较
　　" V, n( r' |- H- C
　　A：Differences associated with components 原理图和PCB上有关的不同(共16项)
　　
　　◆Changed channel class name 通道类名称变化! |: p# y" ~2 U1 }1 W
　　◆Changed component class name 元件类名称变化( m7 }4 n5 `- h. }' E8 q3 l0 n! k
　　◆Changed net class name 网络类名称变化
　　◆Changed room definitions 区域定义的变化% _/ D& z7 `6 r7 Q! Z! X1 o
　　◆Changed Rule 设计规则的变化5 b: B. ~v. k- }; q
　　◆Channel classes with extra members 通道类出现了多余的成员
　　◆Component classes with extra members 元件类出现了多余的成员
　　◆Difference component 元件出现不同的描述
　　◆Different designators 元件标示的改变! y$ X- q8 k$ I8 u* q+ w/ u' w
　　◆Different library references 出现不同的元件参考库1 L3 j) W. a! uQ7 f
　　◆Different types 出现不同的标准
　　◆Different footprints 元件封装的改变
　　◆Extra channel classes 多余的通道类
　　◆Extra component classes 多余的元件类y# w8 ~! _1 i5 `; `9 H" P
　　◆Extra component 多余的元件
　　◆Extra room definitions 多余的区域定义
　　
　　B：Differences associated with nets 原理图和PCB上有关网络不同（共6项）
　　◆Changed net name 网络名称出现改变
　　◆Extra net classes 出现多余的网络类 0 p: e% K3 p+ d& K( Y# Nu
　　◆Extra nets 出现多余的网络/ w1 f* m1 d1 r" Fi* z
　　◆Extra pins in nets 网络中出现多余的管脚
　　◆Extra rules 网络中出现多余的设计规则
　　◆Net class with Extra members 网络中出现多余的成员
　　
　　C：Differences associated with parameters 原理图和PCB上有关的参数不同（共3项）
　　◆Changed parameter types 改变参数类型 , R( ]+ C4 t9 @. H
　　◆Changed parameter value 改变参数的取值) Q2 w, W) Q' ~9 g6 e# x! YF
　　◆Object with extra parameter 对象出现多余的参数