下一代HBM技术架构概览及路标（2026~2038）

hdy

本文来自“下一代HBM技术架构概览及路标（2026~2038）”，韩国科学技术研究院（KAIST）内存系统实验室和 TERA 互连与封装团队展示了高带宽内存（HBM）从 HBM4 到 HBM8 的前瞻性路线图，本文内容来自“Overview of Next Generation HBM Architectures”。

HBM4：计划于 2026 年推出，是 HBM 技术迈入模块化架构的起点。其 I/O 数量达 2048，数据速率为 8Gbps，总带宽突破 2TB/s。堆叠层数扩展至 12 或 16 层，单颗容量提升至 24Gb，整颗模块可达 36 至 48GB。此阶段引入定制化基底芯片，将 NMC 处理器与 LPDDR 控制器集成其中，系统级内存容量可提升 40%。

HBM5：预计 2029 年问世，重点转向 “计算靠近内存” 的 3D 异构架构。它保留 8Gbps 速率，通过将 TSV 数量扩展至 4096 通道，带宽提升至 4TB/s，容量升至 80GB。实现了 3D 近内存计算（NMC），处理器核心与 L2 缓存 die 堆叠于 DRAM 之上，可显著提升 GEMM 类任务的算术强度，对于内存受限场景能实现 3 倍性能增益。

HBM6：将于 2032 年推出，数据速率提升至 16Gbps，带宽跃升至 8TB/s，容量达 96 至 120GB。结构上采用 “四塔结构” 整合四个堆叠单元，在硅中介层上与 GPU 形成宽带连接，可使 LLM 推理吞吐量相较 HBM4 提升超过一倍。同时引入硅 - 玻璃混合中介层，以解决硅中介层在尺寸与成本上的限制。此外，还内嵌 L3 缓存，可有效减少 HBM 访问量 73%，整体能耗降低 40%。

HBM7：预计 2035 年推出，以内存 - 存储一体化为目标，构建由 HBM 与高带宽闪存（HBF）联合构成的异构存储网络体系。数据速率进一步提升至 24Gbps，总带宽达 24TB/s，单颗模块容量上探至 192GB，I/O 数量增至 8192 通道。通过堆叠 128 层 NAND 闪存构成 HBF，与 HBM 间通过高带宽 H2F 链路连接，形成 17.6TB 容量的分层存储架构。

HBM8：将于 2038 年问世，以 “全 3D 集成” 和 “内存中心计算” 为核心理念。数据速率攀升至 32Gbps，总带宽高达 64TB/s，模块容量扩展至 240GB，I/O 数量倍增至 16384 通道。将 GPU 堆叠至 HBM 之上，计算延迟下降 50%，还将矩阵运算的执行路径直接移入 HBM 模块，令牌生成速率提升近 7 倍。