SiP技术突破体积极限，Wi-Fi模组插入损耗减半性能飙升

hdy

SiP（系统级封装）技术是一种先进的半导体封装技术，指的是将多个具有不同功能的芯片（如处理器、存储器、传感器、射频模块等）以及被动元件（如电阻、电容）组装到一起，实现一定功能的单个标准封装件，形成一个系统或者子系统，从而实现更高的集成度和更小的空间占用。

SiP技术的六大优势：从小型化到性能提升

歌尔微电子股份有限公司封装技术总监陶源在2025中国（深圳）集成电路峰会上表示，随着SiP封装技术的引进和产品的需求变化，SiP技术逐步往两个方向发展：一是基于传统封装技术(SMT/FC/Molding/EMl shielding)，实现更高集成度的封装集成，主要集中在Mobile、IOT、Connectivity、Power等系统。二是基于先进封装技术(Wafer Bumping、RDL、Fanin/Fanout、TSvV、Si/Glass IP)实现更高密高速的封装集成，主要集中在CPU/GPU/AI/HBM高算力的系统集成。
不同功能的单元电路，由于其性能及应用的不同，采用的SiP技术也不同。以智能手机为例，MCU/Memory/SOC等处理单元，用的是FC、HD-SMT、Die Stack-up、TMV、POP等SiP技术方案；PMIC/PMU/BMU等供电单元用的是HD-SMT、Embedded、CFS等SiP技术方案。

SiP技术有着六大优势，一是小型化；二是FATP组装良率提升；三是提升模组品质，包括整机系统可靠性、机械可靠性等；四是加速上市周期；五是更低的系统成本，包括通过基板+FPC替代传统软硬结合板降低了PCB成本，FATP组装费用降低且良率高，以及供应链管理简化等方面；六是提升性能。
需要关注的是，SiP技术也带来了新的挑战，包括SiP集成功能越来越多，SiP产品尺寸更小，线路密度更高，电路之间的串扰问题更加严重；此外IC Bump Pitch、Bump Size 越来越小，工艺窗口更小、翘曲影响更大；器件IC Stand off越来越低，Molding填充风险更大。另外还需注意的是，随着产品厚度越来越薄，器件焊点越来越小，由于封装材料CTE不匹配带来的翘曲风险，封装分层，焊点虚焊、焊端断裂等风险越来越高。
目前，歌尔微电子、日月光等企业均推出了各自的SiP方案，其中歌尔微电子已经掌握了器件级&系统级SIP封装工艺。针对上述SiP技术的技术挑战，歌尔微电子也提出了解决方案，陶源表示，歌尔微电子可以提供从前段Wafer level的研磨切割，中段的SMT/DA/WB，后段的Molding、植球、EMIshielding、SAW工站直至最终的测试和包装出货，实现Waferin，Sip out 的端到端服务。

SiP技术改变可穿戴设备的设计与性能

SiP技术已经在消费电子、智能终端、计算机、军工航天、汽车电子等不同领域都有广泛的应用，主要还是以消费电子和智能终端为主。
陶源进一步指出，SiP技术得以广泛应用，主要是基于其小型化和提升性能的技术优势。
在小型化方面，相对PCBA方案，采用HD-SMT及Single&Dual Side Mold,Sputter技术SiP方案，单面SiP可减小15%到25%的面积，双面SiP可减小35%到45%的面积，双面SiP &CFS/CPS 可减小40%到50%的面积。
目前，已经有不少可穿戴设备采用了SiP方案，例如苹果智能手表S4 PMIC正是采用了SiP技术，其封装面积约减少37%。市场调研机构麦姆斯咨询的报告指出，苹果Watch S4智能手表有两个版本的SiP封装，一是非蜂窝型版本，具有单面成型、IMU、GPS前端模组（FEM）。二是带有额外的射频（RF）前端模组（FEM）的蜂窝版本，它还包含一颗基带处理器。通过SiP封装技术，实现了苹果Watch S4的PMIC和射频前端模组集成并小型化。
在提升性能方面，采用SiP技术，可以减小器件间距、缩短传输距离、提高加工精度，可降低封装损耗，提升产品性能。陶源指出以wi-Fi模组为例，采用SiP设计可降低50%的插入损耗。
SiP技术已经成为许多可穿戴设备的首选技术，不仅限于智能手表。实际上，随着TWS耳机功能和性能的不断提升，SiP方案在这一领域也日益普及，逐渐成为市场主流。例如苹果Air pods的多款系列，以及2024年10月发布的Link buds Open等耳机也用上了SiP方案。预计会有更多的厂商推出采用SiP技术的TWS耳机，以满足消费者对于设备小型化和多功能化的双重需求。