AD转换，也叫模数转换，是将模拟信号转换为数字信号。目前包括电脑CPU，ARM，FPGA，处理的信号都只能是数字信号，所以数据信号在进入处理芯片前必须要进行AD转换。 $H9% J
cbT7C G
在高速的AD转换中，FPGA以其高速的处理能力，并行的运行结构，丰富的IO资源，往往承担者不可替代的作用。 A* /Hj TX
VN\W]jT
下面给出一个实际的设计方案。 u;/ Vyu
`,(,t n_
AD芯片的时钟为25M，FPGA内部系统时钟频率为100M，FPGA内部处理AD数据的处理模块需要8个时钟周期才能处理完一个数据。 !74S
4QIX19{"
根据上述给出的条件，我们可以知道。按正常思路设计方案，肯定会造成AD数据的丢失，为什么会丢失数据，试想一下，FPGA处理一个数据需要8个时钟周期，才能采集下一个数据，这样算下来AD需要的时钟是12.5M，而给定的AD时钟是25M，所以肯定会漏掉数据。 b KN@j'M
'GS"8 w~j
根据分析，可以采用乒乓操作通过缓存降低数据采样率。 -- c"0,7
"\o+v|;
乒乓操作如下图： 8Y 7Q+p|O
tE ` u(B,
m1M t#@,$
YLzx<~E4a
Nbi.\
u /\EtSH
具体乒乓操作为什么能够降低数据速率，这里将不做详细介绍。
7B\Vs -d
.Lsavpo
以上方案可以满足上述处理AD数据的需求。 X6@WwM~qz
j+uLV{~g6
紧接着继续增加需求条件，要求数据处理需要连续，不能打乱顺序，前面数据的处理会影响后续数据处理。这样乒乓操作将不适合，具体原因，读者可以自己想一下(乒乓操作会以数据块打乱数据顺序)。 [J4gH^Z_
:i . {
根据上述条件，设计方案需要修改。可以外加存储器，FPGA片上存储器资源有限。 &N\jG373
~ijVmWNk
xk5@d6Y{r
5a|w+H O,
添加SDRAM提高存储速度和存储量。 ? -dX`n
K+3IWZ&+dG
继续添加需求，如果AD数据连续不断，那么势必是造成SDRAM溢出。那么上述设计方案也不可采取了。 |w<H!lGe!$
F.=2u"[*&
最后根据条件，数据需要连续处理，后面数据的处理要根据前面数据的处理状态决定，而且数据连续不断。 zU
g E~
nwF2aRNV
为了满足时序要求，并且不能遗漏数据，重新对方案进行设计。 :<bB?N(
4hTMbS_;
K k-S}.E
x"gd8j]s
将数据处理模块分成几个小的处理模块。不仅降低数据处理速率，同时个处理模块之间相互联系，后续数据处理能够知道前面数据处理的状态。最终将处理后的数据顺序输出即可
