|
|
YT@D *\ J|gRG0O9Ya Selectio P_y8[ Y]? i| /EA7 (Z)F6sZ`8 $p?TE 8G 1、IO属性和约束 MmL)CT x[m&ILr }z|@X KA# S +mM S 引言：通过属性或者约束可以访问7系列FPGA I/O资源某些特性。本文我们介绍和I/O资源相关的属性和约束： 7wA.:$ 3{/Y&/\"'^ l DCI_CASCADE约束 >`S $(f 4],*y`& g DCI_CASECADE约束定义了一个DCI主bank和它对应的从bank。该属性使用以下语法在.XDC文件中进行约束。 .^ o3  Yg< 4}l." l 位置约束（LOC） QGkMT +A 位置约束用来明确使用I/O所处的管脚的位置，位置约束是通过管脚唯一编号来进行的。 qHtonJc  m DB?;a> a%igc^GS2 l IOSTANDARD属性 by0@G"AE+ IOSTANDARD属性用来选择I/O标准电平。 6!Z >^'6  M7x*LiKc2 jVxX! V l 输出压摆率属性 NAnccB D!{ 输出I/O缓冲器压摆率有SLOW（默认）和FAST两种选择。FAST压摆率可以满足高性能需求，例如高速存储器接口，但是，如果不能恰当设计（端接匹配，传输线阻抗控制和串扰耦合），更高的压摆率输出会导致信号反射或者产生噪声问题。 J6s@}@R1  B*c@w~E l 输出驱动强度属性 Rg,]d u u? 对于LVCMOS和LVTTL输出缓冲器（OBUF，OBUFT和IOBUF），可以通过DRIVE属性设置驱动电流强度。 J.;{`U=:  O% }EpIP_  ;+6TZqklQ {!]7=K)W9 l PULLUP/PULLDOWN/KEEPER属性 UU;U,q 输入缓冲器（IBUF）、三态输出（OBUFT）和双向缓冲器（IOBUF）有弱上拉，弱下拉或者"keeper"电路。 eCfy'US;@3  L?:fyNA3[ =j&qat l 差分端接属性 gf U@`A_N" 差分端接属性（DIFF_TERM）用于差分输入I/O，用于打开或关闭芯片内置100Ω差分端接电阻。片上输入端接电阻比芯片外部分立电阻端接更能改善信号完整性，因为片内端接电阻在接收器侧不存在stub（由PCB设计引起，可以通过背部钻孔消除，会带来PCB制造成本增加）。该属性应用于以下I/O标准： iFBH ;O_~ · LVDS S`?L\R.: · LVDS_25 ?VCM@{9 · MINI_LVDS_25 = 3("gScUj · PPDS_25 \fjr`t] · RSDS_25 7sglqf>  +`_Km5= 当使用DIFF_TERM属性是，必须对LVDS或者其他2.5V电平标准I/O bank提供恰当电压，并且该属性只用于输入差分I/O。 A
KjCm*K(q FM=- ^l, l 内部VREF Uk0Fo(HY 7系列FPGA的VREF电压可以由芯片内部产生或者由外部电源供电，使用芯片内部产生VREF电压可以消除外部电源供电。当VREF管脚不作为电源管脚使用或者使用内部参考电源（INTERNAL_VREF）时，它可以作为普通I/O使用。内部产生的VREF来自VCCAUX电源，每个bank有一个单独的VREF电源层。 A!bH0=<I  .R! /?eN 芯片内部参考电源有以下几种选择： bayDdR4T · 0.60V 6f^q >YP · 0.675V XxeyGs^%9 · 0.75V }g]O_fN7~ · 0.90V vO nhJN Y VT\@+C' l VCCAUX_IO约束 1.6Y=Mh=i[ VCCAUX_IO管脚可以设置为1.8V或者2.0V电压，当设置为2.0V电平时，需要对VCCAUX_IO添加约束，默认为1.8V电平。 9@{=2 k  -Nu Rf# 在一个bank中，如果VCCAUX_IO管脚供电为2.0V，则在该bank至少一个I/O net管脚或者原句将VCCAUX_IO属性约束为HIGH，其他所有I/O net或者原句可以约束为HIGH或者DONTCARE。 "H"4]m1Wc 总结 V
'e _gH ■ 这些属性及约束我们在进行FPGA软件设计时会用到，有些约束需要配合硬件进行，比如参考电压VREF的设计等。熟练应用这些约束对于我们更好的发挥FPGA器件性能具有意义。 DI,8y"!5 ■ 这些属性及约束的语法我们可以在Vivado IDE “Language Templates”里找到。
|
