jay660576 发表于 2016-4-22 10:22:19

关于LPDDR3与DDR3挂多芯片走线的研究

主要讨论LPDDR3 Layout的注意事项：

1、 信号线及差分线包地且有对应的参考层。
2、 信号线与差分线组间控制等长，一般相差在100mil以内。
3、 信号线之间的线距大于两倍线宽。


以上几点重点注意事项，还有没要补充的。


还有一个研究方向，LPDDR3 64位改成两个32位的走线研发，也很有挑战性，如果有人一起研究，我可以给出对应的一些参考设计出来。

jay660576 发表于 2016-4-22 10:44:54

有没做DRAM这行的，可以一起交流下

perryxing 发表于 2016-4-22 11:08:33

非常好的资料，谢谢了

lozgwn 发表于 2016-4-22 12:11:42

学习下，

bpcsungod 发表于 2016-4-22 13:50:13

非常好，谢谢

ruili 发表于 2016-4-22 19:48:45

谢谢分享。

ycy 发表于 2016-4-24 14:59:50

这个放到这个板里面是不是不合适呢？

lng2507 发表于 2016-4-30 22:11:28

谢谢分享

kevin-wang 发表于 2017-7-2 17:05:40

一探究竟

csh009 发表于 2018-8-12 15:35:05

来看看
页: [1] 2
查看完整版本: 关于LPDDR3与DDR3挂多芯片走线的研究