关于LPDDR3与DDR3挂多芯片走线的研究

显示全部楼层 · 2016-4-22 10:22:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

主要讨论LPDDR3 Layout的注意事项：

1、信号线及差分线包地且有对应的参考层。
2、信号线与差分线组间控制等长，一般相差在100mil以内。
3、信号线之间的线距大于两倍线宽。

以上几点重点注意事项，还有没要补充的。

还有一个研究方向，LPDDR3 64位改成两个32位的走线研发，也很有挑战性，如果有人一起研究，我可以给出对应的一些参考设计出来。