IEDM2024 | 先进工艺CPU的背面供电网络技术

引言

在亚2纳米半导体技术领域中，供电网络设计对高性能(HP)和低功耗(LP) CPU的性能发挥着关键作用。本文引用IEDM会议论文分析了最新的背面供电网络(BSPDN)技术，比较了不同架构在热性能和供电完整性方面的特点[1]。

首先介绍基本的BSPDN结构。随着技术的发展，多种背面供电架构已经被提出用于解决先进制程CPU的供电问题。

图1展示了不同的先进BSPDN局部连接方案，包括BPR+nTSV last、BPR+nTSV first (slit-nTSV)、Power via以及self-aligned BSC等设计，这些方案分别由主要半导体公司开发。

图2说明了不同BSPDN方案的结构示意图，重点展示了背面供电连接触点以及各种架构中的局部和全局供电线路。

这些架构的根本区别在于向晶体管层供电的方式不同。每种设计在制造复杂度和电气性能方面都具有独特的优势和挑战。

1技术参数与设计考量

在评估BSPDN架构时，需要考虑多个关键参数。供电结构与器件层之间的接触电阻对整体性能有重要影响。

表1列出了不同BSPDN方案中局部供电导线组件的详细电气参数，显示了从BPR到BSC技术在接触电阻方面的显著改进。

功率密度分布是CPU设计中另一个重要因素。高性能和低功耗应用对功率的要求差异明显。

图3展示了HP和LP&HD CPU的功率密度分布图，显示了这两种设计在功率需求上的巨大差异。

2热建模与分析

理解热行为对评估BSPDN架构非常重要。全面的热分析需要对芯片各层进行详细建模。

图4展示了后端布线(BEOL)的热建模方法，包括完整BEOL模型和有效热导率计算。

图5展示了不同架构的背面互连建模细节，包括前端器件层(FEOL)、后端布线层(BEOL)和减薄硅衬底的实现方式。

热建模同时包括封装级和局部分析，以捕捉各种热效应。

图6展示了采用等效层的整体芯片建模方法。

图7说明了三种背面连接架构的局部热建模示意图。

3性能分析与结果

热性能分析揭示了不同架构间的有趣规律。

图8展示了采用500nm减薄硅衬底的BPR架构的逐层温度分布可视化结果。

图9显示了具有详细背面互连的整体热建模的垂直温度剖面。

不同衬底厚度的温度变化为热管理挑战提供了重要见解。

图10展示了不同PDN结构和衬底厚度下整体热建模的最高温度比较。

图11说明了高性能和低功耗CPU设计中最高温度随硅衬底厚度变化的趋势。

供电完整性分析显示，与传统正面供电相比，背面供电具有显著优势。

图12展示了功率密度图分析的多个周期和不同BSPDN技术的IR压降累积概率。

分析涵盖了动态和静态场景，并考虑了工作温度的影响。

图13展示了LP和HP CPU中不同PDN技术的98百分位动态IR压降比较。

图14显示了背面M1或正面M1节距对动态IR压降性能的影响。

通过这项全面分析发现，尽管BSC技术面临热性能挑战，但在供电完整性方面表现出色。而PV架构在热性能和电气性能之间提供了良好的平衡。这些研究结果为先进工艺节点下的CPU供电网络设计提供了重要参考。

参考文献

[1] L. Wang et al., "Power and Thermal Integrity Analysis of High Performance and Low Power CPUs at Sub-2nm Node Designed with Various Advanced Backside PDNs," to be published in 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024.

END