查看: 460|回复: 0

问一数据走线问题

该用户从未签到

1万主题	1292 回帖	2万积分

管理员

积分: 29577

发表于 2013-3-29 18:39:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

我最近走线遇到了很大的麻烦，就是在周数据线的时候碰到了两种情况，不知道怎么处理。
一，就是数据线经过匹配电阻，前后走线在不同层次。如，R10，前端连接FPGA，后端连接大DA，前端在表层走线，后端中间层走线，会有多大影响，假设频率在37m，128m，500M会出现多大影响
二，就是假设8条数据线，6条走线一样，2条走在其他不同层次，D0....D7，D0。。D5在表层，D6，D7在中间层，会有多大影响，频率分别在37M，128M，和500M得时候% R, J9 q2 L3 x
谢谢给为，小弟可能表达能力差，

《《《点击这里展开全文》》》

使用道具举报