Layout guideline 上关于从CPU到SDRAM线长的规定

2dmin

正在做一块板子，遇到走线长度的问题，想请教一下大家：4 v0 J9 C' k$ }& F7 ~
CPU的 layout guideline 上关于从 CPU 到 SDRAM 的数据总线的长度范围建议是 3inch~4inch, 对时钟线的长度范围建议是 5inch~6inch. 但是因为板子的空间有限，数据线和时钟线的长度都很难达到建议的范围，所以想请教有经验的同行，如果按比例将数据线和时钟线的长度缩短，比如数据线长度变成1inch~2inch，时钟线长度变成1.6inch~3inch。板子其它的各种参数都保持不变，目标阻抗也是60欧姆不变。这样可行吗？