Layout guideline 上关于从CPU到SDRAM线长的规定

该用户从未签到

1万主题	1292 回帖	2万积分

管理员

积分: 29577

发表于 2013-3-29 18:49:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

正在做一块板子，遇到走线长度的问题，想请教一下大家：4 v0 J9 C' k$ }& F7 ~
CPU的 layout guideline 上关于从 CPU 到 SDRAM 的数据总线的长度范围建议是 3inch~4inch, 对时钟线的长度范围建议是 5inch~6inch. 但是因为板子的空间有限，数据线和时钟线的长度都很难达到建议的范围，所以想请教有经验的同行，如果按比例将数据线和时钟线的长度缩短，比如数据线长度变成1inch~2inch，时钟线长度变成1.6inch~3inch。板子其它的各种参数都保持不变，目标阻抗也是60欧姆不变。这样可行吗？

《《《点击这里展开全文》》》

使用道具举报

返回列表

		自动登录	找回密码
密码			立即注册

Layout guideline 上关于从CPU到SDRAM线长的规定

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

社区居民

最爱沙发

原创达人

社区明星

终身成就奖

优秀斑竹奖

宣传大使奖

特殊贡献奖