|
在PADS LAYOUT中,比如一块有0.8MM 及1.0MM的BGA芯片,我需要的是整板DRC间距为6MILS 而0.8MM BGA区域的DRC间距为4.5MILS,我试用在LAYOUT中设置了0.8MM BAG器件及封装规则,但在做DRC检查时,均显示间距不行,过不了啊! - r1 K6 c& {+ G; `! j$ c) \
; A- d. w' X! k4 e
请高手指点,有没有遇到过!
2 M% [' F! l! x! X3 dE
* l% S' ]7 fB( Q+ A% _' Q
thanks! |
|