Protel 布线规则总结

2dmin

Electrical（电气规则） 8 F0 b; h) V% L; S) w
Clearance（安全间距规则）
short-circuit（短路规则） 2 I1 G/ f; C6 w9 L
Unrouted Net（未布线网络规则）
Unconnected Pin（未连线引脚规则） , D6 `. w: N$ b( k; K# k
Routing（走线规则） ' _. q) B; q+ }1 Z( w+ v9 T# F/ g
Width（走线宽度规则）
Routing Topology（走线拓扑布局规则） 0 ^, y, y. ^3 b7 f: `
Routing Priority（布线优先级规则）
Routing Layers（板层布线规则） ; p# o0 p) _$ d5 l# k
Routing Corners（导线转角规则）
Routing Via Style（布线过孔形式规则） . G) m5 OO0 b# N& |+ j7 e9 ^* {
Fanout Control（布线扇出控制规则） ; \: ~) k: ?3 ~& E1 |
SMT（表贴焊盘规则） % T4 O+ B2 @$ a' \v
SMD To Corner（SMD焊盘与导线拐角处最小间距规则）
SMD To Plane（SMD焊盘与电源层过孔最小间距规则） # B8 h( S9 N3 Q( Q5 g% `
SMD Neck-Down（SMD焊盘颈缩率规则）
Mask（阻焊层规则） ; w6 \" I" n- t' f! ?! K' P5 j
Solder Mask Expansion（阻焊层收缩量规则） ' {- C% d- O" n& B! ^- X3 A
Paste Mask Expansion（助焊层收缩量规则） 6 M9 v9 X6 U" Q- w; m' d1 L; O
Plane（电源层规则） - }3 ^5 i; K) P0 k. q) r
Power Plane Connect（电源层连接类型规则） " \5 R: t- X" j1 X7 ^3 j0 U
Power Plane Clearance（电源层安全间距规则） N6 J( g3 f; E1 ~
Polygon Connect Style（焊盘与覆铜连接类型规则） 9 Q# U5 Z' ]) u* D: f
Testpoint（测试点规则）
Testpoint Style（测试点样式规则） ; T$ `7 k1 z; x8 Z9 oP* k
Testpoint Usage（测试点使用规则） # U% B, _2 ]$ {8 ]# bn, j! y
Manufacturing（电路板制作规则）
Minimum Annular Ring（最小包环限制规则） 8 L8 e% g+ L, x: u1 @
Acute Angle Constraint（锐角限制规则）
Hole Size（孔径大小设计规则） % s* l; [5 c/ w# B, w
Layer Pairs（板层对设计规则） ' m" w7 Q. {; Y+ _% _3 |
Highspeed（高频电路规则）
Parallel Segment（平行铜膜线段间距限制规则）
Length（网络长度限制规则） ) o% ^% W5 L6 dd7 w: z
Matched Net Lengths（网络长度匹配规则）
Daisy Chain Stub Length （菊花状布线分支长度限制规则） $ l! S4 C' fv, E9 B+ q3 \$ p
Vias Under SMD（SMD焊盘下过孔限制规则）
Maximum Via Count（最大过孔数目限制规则） 3 ~# Q, k" G4 _- `/ g+ J
Placement（元件布置规则） * r! ~3 E: f: L& s7 q
Room Definition（元件集合定义规则）
Component Clearance（元件间距限制规则）
Component Orientations（元件布置方向规则）
Permitted Layers（允许元件布置板层规则）\7 C0 L6 a- u( E4 D9 m$ Y2 V6 `
Nets To Ignore（网络忽略规则）
Hight（高度规则）
Signal Integrity（信号完整性规则） 1 W* }$ g' p2 l# O8 [9 f0 g
Signal Stimulus（激励信号规则）
Overshoot-Failing Edge（负超调量限制规则）
Overshoot-Rising Edge（正超调量限制规则）
Undershoot-Falling Edge（负下冲超调量限制规则）
Undershoot-Rising Edge（正下冲超调量限制规则） * f! u* Y: f( `2 B
Impedance（阻抗限制规则）
Signal Top Value（高电平信号规则） 4 z# B1 a+ d" M
Signal Base Value（低电平信号规则）
Flight Time-Rising Edge（上升飞行时间规则） $ v5 r/ R3 d% a3 T. H1 u$ s( \
Flight Time-Falling Edge（下降飞行时间规则） : p& p9 kR5 [. s& f
Slope-Rising Edge（上升沿时间规则）
Slope-Falling Edge（下降沿时间规则）
Supply Nets（电源网络规则） J3 d( I7 B4 i

更多资源与交流尽在电子工程师社区，电子工程师社区欢迎您的光临！