赛灵思采用28纳米高性能低功耗工艺加速平台开发 - FPGA/CPLD

2dmin

赛灵思公司 (Xilinx) 今天宣布， 为推进可编程势在必行之必然趋势， 正对系统工程师在全球发布赛灵思新一代可编程FPGA平台。和前代产品相比， 全新的平台功耗降低一半，而性能提高两倍。通过选择一个高性能低功耗的工艺技术，一个覆盖所有产品系列的、统一的、可扩展的架构，以及创新的工具，赛灵思将最大限度地发挥 28 纳米技术的价值， 为客户提供具备 ASIC 级功能的 FPGA，以满足其成本和功耗预算的需求。同时还能通过简单的设计移植和 IP 再利用，大幅提升设计人员的生产力。

目前，过高的 ASIC 设计和制造成本、快速演化的相关标准、缩减物料清单以及对软硬件可编程性的需求，与当前经济不景气且员工数量减少的状况相互交织，令当前的现实环境雪上加霜，迫使电子产品设计人员必须逐步把 FPGA 用作 ASIC 和 ASSP 的替代方案。赛灵思将上述各种趋势的互相交织，视为可编程技术势在必行的重要驱动因素。

同时，功耗管理及其对系统成本和性能的影响也是当前电子系统设计人员和制造商所首要关注的问题。随着竞争日益激烈，尽力降低功耗、加强对热耗散的有效管理、并同时在由价格和性能驱动的功能方面保持领先等更加不可或缺。

赛灵思可编程平台开发全球高级副总裁 Victor Peng 说：“在 28 纳米这个节点上，静态功耗是器件总功耗的重要组成部分，有时甚至是决定性的因素。由于提高可用系统性能和功能的关键在于控制功耗，因此为了实现最高功效，首先必须选用适合的工艺技术。我们选择了台湾半导体制造有限公司 (TSMC)和三星(Samsung)的高介电层/金属闸 (high-k metal gate)高性能低功耗工艺技术，以使新一代 FPGA 能最大限度地降低静态功耗，确保发挥28 纳米技术所带来的最佳性能和功能优势。”

与标准的高性能工艺技术相比，高性能低功耗工艺技术使得 FPGA 的静态功耗降低了 50%，较低的静态功耗可让赛灵思向客户交付业界功耗最低的 FPGA，且比前代器件的总功耗减少 50%。同时，新一代开发工具通过创新时钟管理技术可将动态功耗降低 20%，而对赛灵思业界领先的部分重配置技术的增强，将帮助设计人员进一步降低33%的功耗和系统成本。

为解决互联层面上的系统性能瓶颈问题，赛灵思将提供业界最高性能的接口，充分满足客户对高带宽芯片间、板间和设备间互联的需求。由于客户日益将 FPGA 用作其系统的主要（乃至核心）器件，因而互联接口就变得尤为重要，同时其也决定着在 ASIC 和 ASSP 方案不适用时，新一代FPGA 将如何帮助客户构建系统。

<strong>保障 IP 和设计投资</strong>

工具的改善再加之统一的 ASMBL 架构可提高效率，进而减少对设计方案的修改需求，调节高性能和低成本器件之间的转换，并在 Spartan-6 和 Virtex-6 FPGA 客户今后开发新一代产品时简化其设计方案的移植。

统一的架构可使赛灵思得以实现其“可插接 IP”的愿景，从而帮助客户保障其 IP 投资，并更方便地推出满足多种终端市场需求的产品系列。可插接 IP 和架构统一还能通过降低 IP 开发成本创建规模更大、响应性更强的业界集群，最终支持赛灵思通过目标设计平台加速创新和降低开发成本的战略。

为支持 IP 模块的互联和嵌入式系统的构建，赛灵思于2009 年 10 月宣布与 ARM 合作开发新一代 AMBA AXI™ 规范且扩展支持 FPGA 实施方案，这将为软硬件设计人员提供经实践检验、广泛采用的标准，进一步推进 IP 的开发和重用。

<strong>加速平台发展，推动可编程技术势在必行之发展趋势</strong>

随着 ASIC 和 ASSP变得只适用于那些最大批量规模的应用，赛灵思积极致力于的降低总功耗的努力，在全面发掘 FPGA 的可用潜力以帮助系统支持多种应用方面就越发重要。例如，便携式医疗设备需要降低价格、缩减尺寸、降低静态功耗以支持电池供电操作，同时还要减少热耗散以便满足航空航天和国防领域在高性能计算、电子战和雷达系统方面较高的性能需求。而太空与国防领域的应用则需要借助降低散热来提升性能，让电子作战与雷达系统具备更高性能的运算能力。

全新硅器件和开发工具将构成赛灵思和第三方合作伙伴共同推出的新一代目标设计平台的基础平台，并将提供只有借助赛灵思的工艺技术、架构和工具创新才能实现的“超高端 FPGA”。

超高端 FPGA 集成了较高的串行 I/O 带宽，逻辑密度比目前高端 FPGA 的逻辑密度高一倍多，而且采用高带宽接口支持新一代存储技术。这样，电信系统开发人员就能用它来替代单个大型 ASIC 或 ASSP 芯片组，满足以下应用的需求：

•  电信系统的高端 Tb 级交换结构：超高端 FPGA 可通过集成全球最高带宽的串行 I/O 来支持 1Tbps 全双工交换机的单芯片实施方案，其逻辑密度比目前的 FPGA 翻了一番，而且高带宽接口可支持新一代存储技术以最终取代单个大型 ASIC 或ASSP 芯片组。
•  400G 光传输网络 (OTN) 线路卡：单部超高端 FPGA 所执行的带宽足以支持多个 40G 或 100G 单芯片实施方案以替代线路卡上的多个 ASSP。

建立在台湾半导体制造有限公司 (TSMC)三星(Samsung)代工高性能低功耗高介电层/金属闸 (high-k metal gate)28纳米工艺技术之上的技术的初始器件将于 2010 年第四季度上市，并将于同年 6 月提供 ISE 设计套件初期工具支持。如欲了解更多信息，敬请访问：www.xilinx.com/cn/techroadmap。

<strong>赛灵思 28 纳米技术及架构发布背景</strong>

赛灵思公司今天发布的消息凸显了功耗在目前系统设计中所起的重要作用，也充分显示了在赛灵思考虑将 28 纳米工艺技术作为其新一代 FPGA 系列产品的技术选择时， 功耗如何在一定程度上影响到了最终的决策。

众所周知，FPGA 在摩尔定律作用下不断发展，每一代新产品的推出，都提高了系统功能，加强了计算能力。不过，也存在着自相矛盾的地方。随着 FPGA 按照摩尔定律不断发展，设计和构建 FPGA 的工程师们遇到了半导体物理属性所造成的挑战——构建更小型晶体管所需的门电介质即便在非工作状态下也更容易出现漏电流问题。这种漏电流或者说静态功耗是芯片总功耗的一部分。如果不在硅晶体管层面上采取措施，在单个器件上集成更多晶体管的优势就会受到影响。如果漏电流不断提高，功耗也会增加，从而就会抵消 FPGA 所有性能提升和密度增加的优势，新一代工艺节点技术的采用也就毫无意义了。

客户为了达到绿色技术要求，不惜一切努力降低功耗，在此关键时刻，FPGA 产业转向采用 28 纳米工艺技术。与此同时，在研发预算日趋紧张的情况下，几乎大多数大批量应用的 ASIC 开发成本超标，再加上新一代系统的 ASSP 缺乏投资，但 FPGA 只有满足低功耗和高性能的要求，才能成为片上系统 (SoC) 开发的理想选择。

客户向赛灵思反映，他们在单个 FPGA 中集成更多功能时，考虑的重要因素就是PCB（印制电路板）级的系统功耗，只有这个问题解决了，才能把此前在大型ASIC或多个 ASSP 上实施的应用转向 FPGA 。降低 FPGA 功耗就相当于简化电源系统要求，降低材料清单 (BOM) 成本，因为低功耗 FPGA 减少了对冷却风扇、散热片及其它电源管理技术的依赖，有助于保持系统冷却。如同所有半导体一样，降低 FPGA 中的晶片温度，自然也会提高器件的可靠性。

目前，ASIC 和 ASSP 由于开发及加工成本较高，迅速被人们所弃用。同时，半导体新创公司缺乏风险资本融资，而知名的芯片制造商在新型 ASSP 投资方面又比较谨慎保守。在此情况下，设计人员几乎无处获得可替代的芯片来满足其需求。

赛灵思决定在 28 纳米工艺技术节点上采用高介电层/金属闸 (high-k metal gate)、高性能、低功耗工艺，并结合采用统一的可扩展的架构与全新增强型工具，帮助客户推出既不超出客户功耗预算，同时又能提供更高功能的器件，以便在与 ASIC 和 ASSP 的竞争中脱颖而出。为了高效推出相关技术，赛灵思与全球数以百计的客户进行了积极沟通，以定义出高端 FPGA 产品——不仅完美集成收发器、存储器、DSP、处理器和高速 I/O，而且能以最低的成本确保实现最低功耗与最高性能。

<strong>通过工艺技术和工具创新降低功耗</strong>

高介电层/金属闸 (high-k metal gate)、高性能、低功耗工艺相对于前代技术而言，突破了传统上的扩展性壁垒，无需复杂的处理步骤或性能折衷就能实现显著的节能优势。赛灵思选择具有低漏电流特性的高介电层/金属闸衍生技术，使产品的静态功耗相对于采用标准高性能工艺技术的产品而言减少了一半。

每代新工艺的动态功耗通常会不断降低。作为总功耗的一部分，动态功耗受电容充电、供电电压和时钟频率的影响。动态功耗的降低意味着在 FPGA的电力预算范围内可提升最大时钟频率，同时几何尺寸的缩小能够支持更多晶体管和电路。为了进一步降低功耗，赛灵思还在其ISE®设计套件中整合了创新时钟门控和管理技术，可将动态功耗降低 20%。设计人员还能通过采用新的简化设计流程中提供的第五代局部重配置技术设计，以及对前代 FPGA 架构的改进进一步管理功耗。

ISE 设计套件提供四种特定领域的设计配置：逻辑版本、DSP版本、嵌入式版本以及系统版本，为异常多样化的 FPGA 用户社区了带来了精湛的 FPGA 设计流程。每个版本在功能强大而又简便易用的工具套件 (tool flow) 中整合了完整的特定领域方法，包括IP, 使设计人员能够致力于创建独特差异化的增值产品应用。通过对动态功耗优化以及部分重配置流程的最新改进，该设计套件与赛灵思今天推出的FPGA 技术可谓绝配。

<strong>统一架构支持设计和IP重复利用</strong>

赛灵思还通过统一 ASMBL架构提高客户及整个生态系统的生产力。这是第四代 ASMBL 架构，也是90 纳米 Virtex-4 系列后首度推出的创新型、业经验证的柱状技术。

统一是指推进同代产品的 LUT 结构、Block RAM 和 DSP 切片等常见 FPGA 架构特性的过程。统一架构可简化设计向新一代器件或者在新一代系列器件间的移植，使系统制造商能充分利用其 IP 开发投资，并能快速开发新一代系统，扩展产品系列，满足邻近市场的需求。

统一架构还能以更低的 IP 开发成本支持响应速度更快、更庞大的生态系统，以及实现赛灵思的“可插接 IP ”愿景。由于 IP 重复利用是降低系统开发成本、缩短开发时间的主要因素，因此这种创新型即插即用方案意味着赛灵思及其生态合作伙伴共同开发的 IP技术变得更加简便易用，从而促进了赛灵思通过目标设计平台加速创新、降低成本的战略目标。与 ARM 开展新一代 AMBA 互连规范协作以扩展 FPGA 实施是可插接 IP 战略的关键组成部分。AMBA 互连技术的采用在 IP 模块互连、系统构建（不管系统是否采用处理器、还是采用外部处理器）方面给软硬件设计人员带来了业经验证、广泛采用的标准。

<strong>展望新型应用和超高端 FPGA</strong>

作为其产品规划的一部分，赛灵思为收集和分析不同市场领域的客户反馈，投入了大量资源和时间。通过上述工作，赛灵思定义了可满足特定市场需求，且便于创新的 FPGA 系列。特别是随着赛灵思推出超高端 FPGA 之后，客户能推出此前所无法企及的新功能。

由于相对于竞争性技术降低了总功耗，并采用统一可扩展的架构，赛灵思能够打造出在逻辑、DSP 以及内存模块的数量和性能方面不断突破 FPGA 技术极限的器件。这种超高端 FPGA 可取代 ASIC 和多芯片组 ASSP 解决方案，支持光纤网络中的多个100G 包处理或集成成帧器／映射器实施等应用。对仍然适合采用ASIC来开发的系统而言，超高端 FPGA 则能帮助设计人员在原型设计和仿真阶段减少器件的用量。这不仅有助于降低成本，而且还能减少互连芯片的数量，降低设计复杂性。

最新 28 纳米 FPGA 将支持众多应用，涵盖从专为低成本大规模市场优化的产品，乃至超高端产品。放眼终端市场及其发展趋势，我们可以看到赛灵思正采取切实措施，在保证低功耗的同时不断推出业界领先的 FPGA 功能。

•  无线通信——该产业正面临着降低成本并扩展移动网络的双重压力。赛灵思可以通过28 纳米 FPGA来支持网络扩展。28 纳米 FPGA能够以低成本FPGA级的价位提供高端 FPGA 级的功能。由于远程射频头依赖对流冷却，正面临着散热管理难题。赛灵思28 纳米 FPGA支持高级算法，能够提高低功率 FPGA 的功率放大器效率，从而使制造商能够创建绿色基站并降低运营开支。更高的密度与性能可支持 LTE 数据传输速率以及复杂的多输入与多输出天线，这样也可扩充网络容量。在客户从宏单元向微单元甚至微微单元基站扩展时，统一架构将支持设计转移。

•  有线通信——为了解决日益拥挤的带宽问题，不断扩展有线基础设施，这也推动着100G（以及多个100G）网络汇聚发展。这种新型网络设备需要高性能网络数据处理能力，以实现有效的包处理、流量管理、服务级别协议支持以及安全性等。针对 100+G 包处理而言，主要性能瓶颈在于高速缓冲存储器接口。赛灵思 28 纳米 FPGA 可以为低成本 DDR3 存储器提供灵活、高带宽接口。随着功耗的降低以及密度的提高，网络设备制造商能够提供全新的高带宽线路卡。该线路卡可在现有的机架、电力预算以及冷却能力范围内承载更高流量。随着非重复性工程 (NRE) 成本的增加，对 ASSP 业务模式提出了更高的容量要求。在此情况下，新型超高端 FPGA 无疑是高端包处理器更理想的选择。

•  航空与国防——降低散热有助于提升高性能计算、电子作战和雷达系统的性能。高集成度与低功耗的完美组合在减小尺寸、重量、功耗和成本((SWAP-C))方面都有优势，能满足移动／手持无线电以及通信基础设施的需求，也有助于加速取代雷达等应用中的 ASIC 产品。同时，统一架构提高了设计的可扩展性，能满足从手持无线电到车载无线电乃至航空无线电等各种应用的需求。

•  音频／视频广播—— 随着线缆提供商采用 Edge QAM（正交振幅调制）技术来来支持视频到家服务，赛灵思 28 纳米 FPGA 为制造商提供了高度的硬件灵活性，能够快速响应不断变化的标准要求。数字视频技术的广泛采用要求网络能够传输更多内容：分辨率更高的摄像头正取代胶片的地位。3D 视频技术使摄像头数量翻番，进而推动所需视频数据带宽翻了一番。制造商需要灵活的硬件来支持 10G-SDI、12G-SDI 和 DisplayPort 等各种不同的新标准。电池供电的数码摄像机以及支架贴装的视频处理和交换设备均需要降低功耗，以解决散热管理这一难题。超高端 FPGA 可提供处理 2k x 4k 和 8k x 16k 标准视频所需的密度、性能以及高存储器缓冲带宽。统一架构则能提供设计可扩展性，满足不同终端产品的性价比要求。

•  工业、科学与医疗——绿色企业尤其强调比如成像、CT 扫描以及 MRI 等系统的低功耗。便携式诊断、监测及治疗 (DMT) 等医疗设备提倡降低成本，缩减尺寸，并降低静态功耗／总功耗，确保电池供电情况下能长时间工作。制造商希望不断丰富其产品系列，以满足新兴市场的经济要求。他们需要简化设计方案，用有限的资源实现更多功能。赛灵思的小型低功耗 28 纳米FPGA有助于内窥镜、CT 扫描模拟前端等 DMT 设备的发展。超高端 FPGA 可提供 CT 成像和 3D 渲染所需的复杂处理功能。统一架构简化了设计转移，使制造商能根据新兴市场的经济情况丰富产品系列，并用有限资源实现更多功能。

•  车载信息娱乐——系统设计人员需要能够支持高计算性能和新标准的低成本、低功耗器件，以用于车道偏离、防撞、倒车后视摄像头及其它数字应用。低功耗可优化汽车音响主机的散热管理，而灵活的高速 I/O 则能支持不断改进的汽车通信接口。

赛灵思于2009 年推出目标设计平台战略并奠定了牢固的基础，而 28 纳米工艺节点更是带来了更多的新机会。赛灵思的新型架构平台有助于公司进一步拓展FPGA、ASSP 和 ASIC 市场。实践证明，赛灵思的 65 纳米 Virtex-5 系列大获成功，发展极快，销售额轻松突破了 1 亿美元，正成为史上最宽泛的 FPGA 系列产品。赛灵思的 90 纳米Spartan-3 系列也实现了最高纪录销量，而 40 纳米的 Virtex-6 和 45 纳米的 Spartan-6 系列产品自一年前推出以来也呈现出良好的发展势头。赛灵思的目标设计平台战略为越来越多希望寻找 ASIC 和 ASSP 替代技术的软硬件设计人员提供了 FPGA 技术。赛灵思预计基于 28 纳米工艺技术的可编程平台，将帮助客户更快赶上可编程技术势在必行的发展趋势。