ARM 中断处理的安全性与高效性研究 - 单片机/处理器 - 电子

2dmin

<strong>引言</strong>

在嵌入式系统中常用的RISC处理器是ARM核，它具有体积小、功耗低、成本低、性价比高的特点。然而，不管是哪种型号的ARM处理器，也无论该嵌入式系统中是否有操作系统，中断处理，特别是IRQ中断，始终是必须的，而中断处理的核心问题是上下文的保存。能否安全而又高效地保存上下文，将影响一个嵌入式系统的性能与稳定。笔者对ARM处理器的普通中断处理、任务切换中断处理、可重人中断处理和基于优先级的可重人性中断处理的上下文保存技术进行分析与总结。为保证理论的正确性，核心的程序代码都经过了实验的检测。

<strong>1 系统中断处理简介</strong>

ARM处理器的中断主要有两种：IRQ普通中断和FIQ快速中断。快速中断本质上与普通中断没有太大的差别，它们在处理机制上有许多相同的地方。IRQ中断是最频繁的也是最为影响系统性能的，所以对它的研究与处理也就最有价值。

下面简要地介绍一下IRQ异常发生时ARM处理器的工作过程。在IRQ中断发生时，ARM处理器的硬件会自动执行以下工作：

①将被中断任务模式的CPSR值保存到IRQ模式中的SPSR寄存器中；
②将被中断任务模式的PC值保存到IRQ模式中的LR寄存器中；
③将模式自动切换到IRQ模式，并将CPSR中的bit7位置1禁止后继IRQ中断的发生；
④PC被赋予0xl8的地址值，程序将从0xl8片开始执行。结合图1，可以更好地理解ARM中断处理机制的工作过程。


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (9.03 KB)




</ignore_js_op>


<strong>2 普通中断处理</strong>

有些ARM嵌入式系统可能对中断的要求比较低，即发生中断后首先查询相应的中断源，然后进行中断服务，最后从中断服务程序中返回到被中断处继续运行程序。如何在这种简单应用中保证安全又高效地处理中断呢?“安全”就意味着中断发生时上下文被完好保存不被破坏，“高效”就是说保存尽可能少的寄存器(当然是建立在安全的基础上的)。由图1可知，在普通中断处理中，中断服务就可以在IRQ模式中运行。根据ATPCS的调用规则，在子程序调用中ARM编译器保存了 R4～R11寄存器，因此就没有必要再次保存。那么剩下的寄存器就必须予以保存，防止从中断服务程序返回后被破坏。可以用汇编语言和C语言书写处理代码。

首先假设初始化代码中已正确建立了IRQ堆栈。


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (2.39 KB)




</ignore_js_op>


  <所有已使能中断的查询与服务>
；将同时发生的中断全部服务，以提高效率
  LDMFD SP!，{R0-R3，R12，R14} ；恢复上下文

在上述保存上下文中没有必要保存SPSR。因在非嵌套的中断处理程序中，它不会被任何顺序的中断所破坏。

①保存．ATPCS规定的被破坏的寄存器；
②保存其他中断处理程序中用到的寄存器；
③同时将(LR-4)赋予程序计数器PC，实现中断程序的返回并且恢复CPSR寄存器的内容。

普通中断处理的C语言程序可以按如下格式编写：


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (5.65 KB)




</ignore_js_op>


可见，无论是用C语言还是汇编语言来编写，它们的工作原理都是一样的。图2给出了普通中断处理过程中，ARM寄存器的保存示意图(虚线是压栈保存，实线是弹栈恢复)。图中与程序处理的步骤相对应，可以帮助理解处理器上下文的保存过程。


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (10.68 KB)




</ignore_js_op>


<strong>3 任务切换</strong>

有操作系统的嵌入式系统中，中断的发生要求保存全部寄存器的内容到任务的栈中，它不是基于安全的考虑是因为可能中断会导致任务的切换。任务切换发生时所有任务的寄存器的值都要保存到该任务的栈中。下个任务的上下文将从该任务栈中得以恢复到处理器的寄存器中。下面就本问题作出分析并给出实现的程序代码。从图 1中断处理寄存器的保存可知，中断发生后任务的CPSR和PC两寄存器的值在IRQ模式的SPSR和LR中，所以不能简单地切换到任务运行的模式中，否则被中断任务返回时的CPSR和PC将不可见(因为它们保存在IRQ模式的专用寄存器中，在其他模式中无法操作)。此时，可以考虑设置一些变量区作为媒介，将其予以转存到任务运行模式的栈中去。


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (12.89 KB)




</ignore_js_op>


下面假设任务切换是在SVC模式中运行的。结合上面的分析，可以有图3所示的保存任务切换的示意图(虚线是压栈保存，实线是弹栈恢复；LR_Frame和 SPSR_Frame是变量区)。

结合图3任务切换中断处理中的步骤，可以用汇编语言写出相对应的中断处理程序：


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (11.4 KB)




</ignore_js_op>


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (5.83 KB)




</ignore_js_op>


<strong>4 可重入性中断</strong>

如果希望在处理中断时仍能响应其他中断请求以此来缩短中断延时，就必须设计可重人性中断。可重入性中断是处理多个中断的一种方法，但它也同时带来新的问题。在IRQ中断模式中，如果直接重新允许了IRQ中断，此时因为执行一条BL指令而将子程序返回的地址保存在LR_irq中，而在此间中断发生了。新来的中断会将其返回地址装入LR_irq中，此时旧中断子程序的返回地址必将被覆盖从而导致系统紊乱。此种情形是无法通过将LR_irq压栈来解决的，如程序语句：


<ignore_js_op>





2010-3-4 10:27:13 上传
<strong>下载附件</strong> (3.1 KB)




</ignore_js_op>


但是仍不能排除在保存LR之前中断发生的可能性。要解决上述LR_irq被破坏的问题，就必须切换处理器的模式，常见的是切换到SVC处理模式。在SVC 模式中，通过BL调用子程序时会将返回地址保存在LR_SVC之中。此时新中断发生(因为它会将返回地址保存到LR_irq而不是LR_SVC)，不会破坏旧中断中子程序返回地址了。有了基于上述的原理分析再来编写可重入性中断的代码就思路清晰了。但是为了保证处理的高效性，尽可能地及早允许中断以缩短延时，在保存完LR_irq和SPSR_irq后，就马上切换到SVC模式中并重新允许中断，如图4所示(虚线是压栈保存，实线是弹栈恢复)。


<ignore_js_op>





2010-3-4 10:27:14 上传
<strong>下载附件</strong> (11.42 KB)




</ignore_js_op>
      

结合图4中的处理步骤，可以比较清晰地写出可重入中断处理的汇编语言程序：


<ignore_js_op>





2010-3-4 10:27:14 上传
<strong>下载附件</strong> (13.95 KB)




</ignore_js_op>


<strong>5 基于优先级的可重入中断</strong>

在上面的可重人中断中可能发生这种情形，某高优先级中断在中断服务程序中因为重新允许了中断请求而被另一低优先级中断所打断，于是高优先级中断不得不等到低优先级中断完毕后方可继续运行。这样一来，高优先级中断服务的延迟将更加增大。

为了减少上述高优先级中断的延迟，特别引入了基于优先级的可重人性中断。它的原则是：在中断服务程序中只允许高于本中断的其他中断源予以请求中断，因此一个高优先级的中断将比一个低优先级的中断优先得到服务，这是大多数嵌入式系统中所必需的。采取的方法是，当某优先级中断发生时，在其中断处理程序中可以使用屏蔽位将低于或等于该优先级的中断予以屏蔽。特别需要注意的是，在退出本中断时要恢复原中断寄存器的值。在此假设有这样几个中断寄存器(其实ARM的很多处理器都有此类的中断控制寄存器)：IRQMask，中断源屏蔽寄存器；IRQStatus，中断标志寄存器；IRQClear，清除中断标志寄存器。同时假设中断的优先级是从高位(bit31)到低位(bitO)递减的，那么首先可以预定义如下的屏蔽变量值：


<ignore_js_op>





2010-3-4 10:27:14 上传
<strong>下载附件</strong> (28.16 KB)




</ignore_js_op>


<ignore_js_op>





2010-3-4 10:27:12 上传
<strong>下载附件</strong> (14.77 KB)




</ignore_js_op>


本程序的上下文保存与可重人中断处理基本相同。增加的部分在于中断屏蔽码的查询与设置，相应的处理步骤可以参考图4。

<strong>结语</strong>

本文重点研究了ARM处理器在多种中断处理中上下文保存的安全与高效性，结合处理器结构图和程序代码分析了各种中断的处理方案。对ARM处理器具有通用价值而不受不同厂商硬件的局限。

文中涉及的程序源代码都在ADSl．2开发环境和SEP4020开发评估板上测试过。实验证明此中断处理技术是安全高效的。

参考文献

1. Andrew N Sloss.Dominic Symes.Chris Wright.沈建华 ARM 嵌入式系统开发--软件设计与优化 2005
2. ARM公司 ARM Developer Guide
3. 文全刚 汇编语言程序设计--基于ARM体系结构 2007
4. Labrosse Jean J.邵贝贝 嵌入式实时操作系统μC/OS-II 2003

作者：湖南师范大学 蒋俊 钱光明 来源：单片机与嵌入式系统应用 2009（5）