关于信号完整性分析的一点点心得体会

admin

随着芯片的集成度越来越高，生产工艺的改善及成本压力的增加，芯片厂商在生产芯片时，芯片的沟道越来越短。这造成了即使频率很低的信号，其上升下降时间会非常的小，在板级设计时，如果设计不合理，信号的过冲及振荡现象严重。

所以，正如Eric Bogatin所说：有两种工程师，一种是已经遇到了信号完整性问题，另一种是即将遇到信号完整性问题。

因此，关于信号完整性的分析就显得格外重要。

这里，主要从学习的方法，顺序，仿真软件，测试测量，电源完整性，电磁兼容方面谈谈自己的体会。最后，是关于已经仿真过项目的一点点个人理解。

关于学习的方法

刚开始的时候，可以先看看“中兴通讯EDA工具手册”里面的仿真分册，跟着步骤一步步的进行操作。这样，能熟悉基本的流程与操作，对于软件的使用，有了一定程度的认识。

在学习仿真软件的使用过程中，结合着“高速PCB基础理论及内存仿真技术”这本书的第一部分，其中的EMI部分可以先不用看（等对于理论理解更为深入时，再回头看）。这个过程，主要是理解什么时候进行信号完整性分析，什么时候，可以不用；理解什么是传输线，什么是反射串扰，什么是时序分析。

在这之后，可以多上论坛，了解下现在信号完整性的发展方向及他人的理解。更为主要的是，在以后的学习实践中，如果遇到问题，可以上去问，只要是自己努力思考过的，就会有人乐意出来回答。

另外，网上会有不少的Design rule，不要盲目的相信，很多规则都是有其局限性的。

这里推荐以下几个论坛：

PCB SI；

EDA365；

SI 高速设计 中国PCB。

这里，也推荐以下几本书：

信号完整性分析  伯格丁 著  李玉山 等译，电子工业出版社；

高速数字设计  约翰逊  格雷厄姆  著  沈立等译    电子工业出版社.

以上两本书强烈推荐，做信号完整性的，几乎人手一本。

在此基础上，可以看下“高速电路设计与仿真分析”那本书。当然，看那本书的时候，得有一定的基础。

关于学习的顺序

可以先进行信号完整性的反射仿真，其次串扰仿真，接着，进行时序分析；

在这之后，看些电源完整性的相关资料，可以进行仿真；

最后，可以考虑兼顾下EMI方面的相关知识。

关于仿真软件

仿真软件只是一种工具，只要你的理论掌握好了，每一种仿真软件都是相差不多的。而且，只要掌握了一种常用的仿真软件，想用另一种仿真软件也是比较容易的。

前期，可以用PCB SI这个仿真软件，对于GHZ以下的信号，精度还是很高的，而且可以进行大部分的仿真。

后期，涉及到更高速率的，背板连接器的，可以选择用HSPICE。只是HSPICE需用自己编写网表，脚本，很费时间。

总之，仿真重要的不是仿真软件工具本身，而是设计者的头脑。要让软件做本身可以做的事情，而不要超出软件的使用范围。

  

关于测试测量

对于高速信号来说，测试测量是非常讲究。

我们测量绝大多数使用的是示波器这个仪器，关于示波器的使用及如何测量，这里，推荐看下汪进进先生的博客。

关于电源完整性

电源完整性，可以通过 PCB PI这个仿真软件进行仿真。

但是，目前为此，还没有一款关于电源完整性仿真特别准确的软件，只能看出个趋势。

电源完整性仿真的目的是确定需要添加的电容的种类及数量，若没有仿真，当种类配合不对，或是数量不够时，容易出现电源轨道坍塌的现象。因此，在实际设计中，往往多添加较多的电容。

电源完整性仿真如果要做好的话，那必须具有丰富的经验及深厚的理论基础。即使是做了五年的相关项目，也不敢说自己精通这一领域。

还好，从仿真的实用性考虑，电源完整性仿真显得并不那么重要。

关于EMC

前面，没有提及到EMI的问题。其实，EMC在很大的程度上，和信号完整性与电源完整性是相关的。

甚至在“信号完整性分析”这本书中，还将整个系统的电磁干扰和辐射，作为信号完整性的噪声源的一部分。

举个例子来说，有些时候，一个产品的EMC通不过3C的标准，这个时候，如果确定辐射源附近有个电感，将电感换成磁珠，也许就通过了。其原因是电感只是单纯的反射能量，而磁珠是可以吸收能量的。还有关于差分信号的共模电流，很多时候，也是辐射的重要来源。

到了最后，就可以真正的殊途同归。

关于对仿真过项目的一点理解

PCI仿真

PCI仿真，因其频率是很低的，一般来说，时序是没有问题的。

PCI，较其他仿真项目，比较特殊的是，其数据总线信号是双向的，容易造成过冲，毛刺等现象。这要求在前期做好拓扑结构的评估。如果等到后期时，通过调整电阻的阻值及走线的方式，效果不明显，且麻烦。

即PCI总线，最主要的是做好拓扑结构的评估仿真工作。

DDR2仿真

关于内存的仿真，仿真项目较多，个人感觉主要是做如下的工作：

评估下串联匹配电阻，上接电阻是否部分可以去掉，部分可以调整阻值，使其效果更好。

另外，关于DDR2的时序部分，一般将那三组的线等长，分别控制在50mil,100mil,200mil，问题就不大。当然，后期可以利用示波器实际测量。

关于Capture

Capture这部分的仿真，因为其是一对一的结构，很简单。

可以进行下反射仿真，评估下串扰的影响。

   

关于串行信号

串行信号的速率不可避免的会越来越快，对于板级的设计，其压力也越来越大。

现在主要涉及的高速串行信号主要有：USB2.0，SATA，HDMI。

高速串行信号，再怎么变，也是两根差分线在“折腾”，只不过，因不同组织及厂家的利益，把它们定义为不同的标准罢了。因此，只要理解这种，就可以触类旁通，其他的，也都理解了。

但是要理解这样的串行线是不容易的，里面涉及到了芯片内部的结构与设计。

如果要做串行信号的相关仿真，可以看下“抖动，噪声与信号完整性“这本书。里面，关于串行信号芯片内部的结构，与工作原理，及该如何测试都有较为详细的说明

jejejy

好分享，学习一下，以后有成果一定感激楼主