降低電路EMI實戰攻略

breeze96999

本文將重點講述EMI的一些實戰設計技巧。

電磁相容(Electromagnetic Compatibility；EMC)，包含電磁干擾(Electromagnetic Interference；EMI)和電磁耐受性(Electromagnetic Sensibility，EMS)兩大部分。
EMI指的是電氣產品本身通電後，因電磁感應效應所產生的電磁波對周邊電子設備所造成的干擾影響；EMS指的是電氣產品本身對外來電磁波的干擾防禦能力，即電磁場的免疫程度。電磁干擾傳播或耦合，通常分為兩大類：即傳導干擾傳播和輻射干擾傳播。透過導體傳播的電磁干擾，稱為傳導干擾；透過空間傳播的電磁干擾，則是輻射干擾。本文將重點講述EMI的一些實戰設計技巧。


實戰設計技巧

EMI實作設計技巧包括：
技巧1：環路要小
當存在一個磁場時，一個由導電材料形成的環路充當了天線，並且把磁場轉換為圍繞環路流動的電流。電流的強度與閉合環路的面積成正比。較小面積環路中通過的磁通量也少，感應出的電流也較小，因此環路面積必須最小。保持訊號路徑和它的地返回線緊靠在一起將有助於最小化地線環路，避免出現潛在的天線環。每根訊號最好能做到與地的回流路徑最短，回路面積越小，訊號的抗干擾能力越強，對外的EMI也達到最小。
敏感訊號用地包住，這樣包地即提供了訊號最短回流路徑，也能消除與其他相鄰訊號的干擾。例如時脈訊號、高頻訊號等，在PCB設計時進行包地處理，並打些地孔，可有效降低EMI，包地處理如圖1所示。
圖1 包地處理示例。
第二種環路，出現在板級連接的場合。如智慧機上盒(STB)產品，在STB主機板和EOC主機板或者Wi-Fi模組連接時，會在GND鏈路形成一個板級環路，可以在GND中間串接一個電感或者鐵氧體磁珠進行隔離。
第三種環路，透過雙絞線電纜傳輸訊號時，每對差分發射/接收都形成一個環路，因雙絞線緊密耦合，對於鏈路的電纜部分而言環路面積很小。需要保持緊密耦合，減少環路面積。
技巧2：增加旁路電容
因CMOS電路在時脈轉換期間吸收的電流要高出平均流耗10mA的標準，而在時脈轉換週期之間的流耗非常低甚至為零，所以輻射限制方法是電壓和電流的峰值，不是平均值。在時脈轉換過程中從電源至晶片電源接腳額電流浪湧是一個主要的輻射源，近端位置增加旁路電容，那晶片所需的電流直接由該電容提供，避免了電流浪湧的產生，減少了雜訊。在晶片電源接腳、I/O接口、重要訊號介面等位置增加旁路電容，有助於濾除積體電路的開關雜訊。晶片電源接腳增加旁路電容(0.1μF)處理，電容要靠近接腳擺放，如圖2。
圖2 增加旁路電容濾除開關雜訊。
技巧3：管控好阻抗匹配
高速訊號利用一根傳輸線並在該傳輸線上遇到特徵阻抗的變化時，一部分訊號會被反射回訊號源，另一部分訊號將沿原來的方向繼續傳輸，反射的訊號將會導致輻射。
訊號線和接地平面之間存在訊號，輻射可以由訊號走線或者接地平面的中斷所引起，所以要注意訊號走線下方的接地平面是否完整。訊號線下方的地要完整，要有完整的參考面。訊號電流經過一個低阻抗的路徑返還其驅動源，能夠有效減小輻射，而且由於地層的遮罩作用，使得電路對外輻射的靈敏度也會降低。如果兩個電路的參考電平不一致，就會產生功能問題，如雜訊容限和邏輯開關門限電平紊亂，這個接地雜訊電壓就會導致地環路干擾的產生。
PCB板疊構設計方面，在多層 PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，它等效於一個均勻分佈在整個板上的去耦電容。速度最快的關鍵訊號應當放在臨近接地面的一邊，非關鍵訊號則佈放在靠近電源面。
做好阻抗管控、減少訊號反射、降低輻射，如差分100Ω阻抗、USB 90Ω阻抗、DDR 50Ω阻抗、RF 50Ω阻抗、EOC同軸75Ω阻抗等，重要訊號做好包地處理(圖3)。
圖3 常用4層板PCB疊構處理。
技巧4：做好遮罩
遮罩是最好的解決EMI問題的有效方法。輻射源遮罩能夠極大限度的解決EMI問題。在干擾源和干擾物件之間插入一金屬遮罩物，以阻擋干擾的傳播，可以做好預留設計(圖4)。
圖4 5G Wi-Fi增加金屬遮罩蓋的處理設計。
技巧5：電源處理
電源DC-DC晶片的VIN接腳，合理配置電容，減少輸入電源的EMI；在輸出端合理配置電感或鐵氧體磁珠，這樣電路動態功率將從近端的電容獲取，而不是從遠端的電源獲取，降低了雜訊干擾。另外，電源平面和地平面儘量完整。
圖5 TI DC-DC三路電源晶片VIN接腳的處理，近端位置擺放10μF電容。

weiziushi

  

半妖倾城

好资料

1491147136

很好

1491147136

我对emc又有新的了解

1491147136

谢谢你的分享

kingboy100

      

roygu