Xilinx Virtex-6 FPGA DSP开发工具套件（安富利） - FPGA/CPLD - 电子

2dmin

安富利电子元件推出Xilinx Virtex-6 FPGA DSP开发工具套件。这套件是为DSP设计而打造，是 Xilinx目标设计平台(Xilinx Targeted Design Platform) 一部分。它包括可以下载的器件定制版ISE Design Suite: System Edition 11.4，已开始接受订购，价格为2995美元，开发人员可以通过它快速启动其设计。

无线、航空航天和国防、仪器和医疗成像设备以及其它计算密集型设备都必须具备极高的数字信号处理能力，以及支持高性能系统的强大功能。这种对性能的高要求，加上必须适应多种不断涌现和/或改变的标准，设计面临的挑战更大。FPGA是解决这些问题的理想解决方案，它的单芯片TeraMAC/s性能和重可编程能力，让设计的产品可以在不断变化的世界里脱颖而出。

为应对这种挑战，安富利与赛灵思合作，开发并推出了第一个DSP开发工具套件，将Virtex-6 FPGA 、大小可调节的开发板、DSP IP、全套文档、电缆、针对性的参考设计、以及进行设计评估、修改和扩展所需的DSP开发工具集成在一起。DSP设计人员首次能将 RTL的优点与使用C/C++等编程语言和MATLAB / Simulink软件的高层次设计流程相比较，以确定实现其产品的最佳设计流程。Virtex-6 FPGA DSP开发工具套件可以提升高达10倍生产力优势，让设计人员更容易着手以FPGA进行DSP设计。此套件将多种元素组合成一个全套解决方案，让用户在整个设计过程中都可以专注于其设计本身的独特价值上。

此套件的关键组件之一是已预配置并完全验证的Virtex-6 DSP目标参考设计。这个设计可以用来说明如何利用Virtex-6器件的信号处理功能进行DSP设计的技术和设计流程。先进的数字上变频(DUC)/数字下变频(DDC) 目标参考设计向客户展示了如何使用一些先进技术，如时钟过采样、时分复用和利用高性能DSP48 slices来优化信号处理性能和资源的使用等。基于The MathWorksTM公司Simulink 和MATLAB的设计流程允许算法开发人员使用熟悉的建模环境来创建DSP硬件设计，而无需学习RTL。此套件也为有经验的RTL设计人员提供了创建高效DSP硬件的设计技术，让他们可以利用ISE Design Suite 和LogicCoreTM DSP IP，也提供与高层次算法模型进行功能正确性比对的验证方法。

Virtex-6 DSP 目标参考设计的一些关键指标：

　　* RTL 和 Simulink设计源文件
　　* 顶层系统集成RTL源文件
　　* 仿真环境
　　* 测试平台
　　* 实现环境
　　* 提供设计综合所需的所有步骤和参数
　　* 映射(MAP), 布局布线和时序收敛(timing closure)
　　* 目标参考设计指南，包括设计个性和集成的推荐流程