FPGA将在4G系统中占重要地位 - 通信/网络 - 电子工程师俱乐

2dmin

除了语音连接之外，数字蜂窝无线网络(如GSM和增强的GSM-EDGE)现在可以提供更高的数据传输速率，理论上可达到384kbps的限制。第三代移动网络(如CDMA2000、WCDMA、TD-SCDMA)目前正在全球范围内部署。这些系统提供视频流媒体，互联网浏览等业务服务，使用称为高速分组接入(HSPA)的技术，在理论上可以提供下行速率高达14.4Mbps。

未来基础设施的发展(泛称为4G系统)专注于以很低的成本提供更高的速度和更强的功能。在这一发展的前沿有两种技术： 3GPP LTE用于蜂窝/移动技术(通常简写为 LTE)，以及针对宽带无线接入的WiMAX。 WiMAX已经赢得了早期进入市场的支持，但一些漫游和基站之间的切换问题依然存在。主要的蜂窝网络运营商支持LTE，将其作为未来的选择技术。这两个 4G标准使用基于OFDM(正交频分调制)的通用空中接口标准以及MIMO天线网络。这些先进的技术能够使信号从更高的噪声阈值中恢复出来。

这些复杂且有时相互竞争的技术的共存，要求设备能够支持多种空中接口标准，并需要进行更复杂的基带处理。同时，这些系统必须提供足够的灵活性，以适应发展规划，满足未来所需的增加带宽的要求。为满足人们对绿色环保要求，这些设备还要求有更低的功率预算。

在第二代基站系统中，宏基站通常位于天线的下面，RF功率放大器紧靠基带和前置放大器。该系统的一个发展趋势是用于分布式基站。在这些系统中，基带处理独立于射频功率部分。从架构上讲，从宏基站移动到分布式基站系统(图1)，可以大大降低系统成本。此外，宏基站与天线的距离必须在150米之内，因为在电缆中会有50％的RF功率损失。这些设备更新和维护的成本很高，更好的解决办法是采用分布式远程无线网络，基带部分相距很远，带有射频功率放大器的远程射频单元(RRU)可直接安装在天线杆上。通过光纤和标准接口如通用公共无线接口(CPRI)或开放式基站架构计划(OBSAI)，RRU单元可以链接到基带。


<ignore_js_op>





2010-4-29 21:47:51 上传
<strong>下载附件</strong> (15 KB)




</ignore_js_op>


<strong>无线基础设施中的FPGA</strong>

可编程技术的特点是能够跟随基站设计的演进，因为通常设计在规范被完全批准之前就开始了。基站需要大量的ASIC器件，FPGA通常被用作接口和粘合逻辑：能够快速修正设计错误，或支持专门的DSP器件的功能。随着无线标准的演变，基站的复杂性也相应大大增加。FPGA也在不断发生变化，其性能和逻辑密度大大增加。工程师开始将FPGA用于更复杂的功能，例如数字下变频(DDC)和数字上变频(DUC)。针对在基站设计中的这些功能，FPGA提供的灵活性意味着现在FPGA成为设计过程中的重要元件。

LatticeECP3 FPGA拥有许多特性，如多个嵌入式DSP块、嵌入式存储器和SERDES功能。这些功能与无线系统的不断发展的需求紧密相关，因此它们得到了设计工程师的选用。FPGA的灵活性使工程师能快速修改设计，而不必等待使用另一个ASIC重新设计电路板，从而加快产品的上市时间。

<strong>远程无线单元/头</strong>

RRU功能包括一个具有数字信号处理功能的收发器卡、射频转换、功率放大器、双工器和低噪声放大器(LNA) 的射频前端。收发器卡的设计往往是宽带的，在无线标准和工作频带之间有80~90％之间的元器件通用性。一个典型的单元如图2所示。


<ignore_js_op>





2010-4-29 21:47:52 上传
<strong>下载附件</strong> (26.39 KB)




</ignore_js_op>


FPGA的可重构特性允许软件无线电(SDR)技术支持多种无线标准，如WCDMA、WiMAX以及通用基带的LTE。对于MIMO天线系统，该单元必须为每根天线提供一个发射器和接收器对。

下一代网络将比目前部署的网络运行的频率高得多，通常会超过2GHz，此外还需提供更高的数据传输率。主要的RRU设计问题是功耗和射频功率放大器的成本。大信号峰值平均功率比(PAPR)要求功率放大器传送的更大功率。虽然这种情况很少发生，但设计必须实现这个功能，这将导致更高的成本。射频晶体管在大功率时呈现非线性，将造成信号失真和带外发射。大信号峰值平均功率比和4G系统非线性的共同影响，可能导致功率放大器将只运行在其总输出功率的20~30％，整个效率只有10~15％。而GSM功率放大器的运行可达到100％利用率和高达70％效率。对于这个问题的解决办法，是在最后的功率放大器前预先处理这个信号。这种方式最终使得放大的射频信号具有最佳的性能。在这一过程中可以使用两种方法：振幅因子缩小(CFR)和数字预失真(DPD)。

波峰因子缩小工作原理是智能地限制功率放大器输入的最大波形振幅，因此产生峰值输出功率。这有效地降低了这个信号的PAPR，同时保持所需信号的精确度和频谱特性。在低功耗或微型基站中，如WiMAX或Picocell，可以采用它而无需DPD。

另一方面，通过应用一种使输入信号失真的方式，DPD能够使功率放大器线性化。这种方式考虑了功率放大器的传输特性，因此使任何信号失真无效，这是功率放大器的特性导致的。在射频输出功率大于1~2瓦的大功率系统中，它通常与CFR相结合。这些技术的使用特性和效果如图3所示。


<ignore_js_op>





2010-4-29 21:47:52 上传
<strong>下载附件</strong> (23.09 KB)




</ignore_js_op>


在RRU中使用 CFR 和 DPD技术，可以让系统工程师使用比采用其他技术更低成本的功率放大器。这两种方法都需要大量的DSP处理功能，以实现行必要的算法。最重要的是，它们还要求一定的可适性，因为它们需要适应功率放大器传输特性的任何变化，这种变化可能发生在温度和时间变化的情况下。

RRU内远程无线处理器的合并是对这个问题的解决方案之一。传统上，ASIC被广泛用于蜂窝基站的设计，但是它们的设计周期长、固定成本高且不灵活，不适合仍在不断发展的市场。对于这个问题，分立的DSP处理器似乎是另一个解决方案，但分析表明，在多种标准的基站实现方面，它们也有局限性。另一方面，具有嵌入式 DSP单元、SerDes功能和软处理器的FPGA在一个可重构的芯片中提供所有的功能。这个器件就是莱迪思半导体公司的ECP3。对任何带有 SERDES功能的FPGA器件而言，这个FPGA具有业界最低的功耗和价格。该系列产品提供遵守XAUI抖动标准的多协议3.2G SERDES、DDR1/2/3存储器接口、功能强大的DSP功能和高密度的片上存储器。与带有SERDES功能的FPGA相比，所有这些功能只需竞争产品的一半功耗和一半价格。

不过，在选择FPGA时必须要认真考虑，以满足系统的物理和性能参数要求。获得实现RRU的关键功能的IP核，对整个系统的解决方案而言至关重要。作为IP合作伙伴计划的一部分，莱迪思公司与拥有丰富蜂窝无线系统经验的Affarii公司一起致力于该项工作。LatticeECP3 FPGA 与Affarii的IP结合在一起，提供了一个灵活的平台，可以在FPGA架构中组合构建RRU所需的所有IP模块。


<ignore_js_op>





2010-4-29 21:47:52 上传
<strong>下载附件</strong> (37.57 KB)




</ignore_js_op>


针对发送和接收，RRU处理器的功能是多路复用和调制这个信号数据到射频载波。图4给出了莱迪思的IP和Affarii提供的IP。这些块用不同的颜色加以区别。

针对不同的具体应用，可以对CFR配置进行优化。最高载波配置的模拟可以决定精确的参数。在设计工具和文档提供了标准的系统配置，对于用户自己的应用，用户还可以创建自定义的配置，使用IP模型和有IP核的仿真环境。将CFR IP放置在LFE-70E FPGA中进行布局和布线，资源利用率如表1a所示。


<ignore_js_op>





2010-4-29 21:47:52 上传
<strong>下载附件</strong> (18.48 KB)




</ignore_js_op>


通过针对功率放大器的特性来确定DPD工作的配置是最好的方法。DPD核本身支持诊断接口，以提供现场或测试源的数据分析。使用这个工具，可以实现放大器的非线性复杂特性，因此可以针对DPD决定最好的配置。因为它测量实时的放大器参数，这个过程还可突出显示在设计放大器时所需作出的改进。表1b给出了将DPD放置在 Lattice LFE-70EP中进行布局和布线所需的资源。


<ignore_js_op>





2010-4-29 21:47:48 上传
<strong>下载附件</strong> (15.02 KB)




</ignore_js_op>


该Affarii IP不仅包括了CFR和DPD功能，而且还有DUC、DDC和匹配引擎的功能，这是基站结构的重要组成部分。

由莱迪思提供的主要IP块是CPRI和OBSAI。这些是使用FPGA中带有的嵌入式SERDES功能的高速接口，连接远程基带至RRU。以太网MAC提供监测和控制系统的功能。设计师也可以选择使用LatticeMico32软微处理器用于RRH通用处理和控制，以减少元件的数量和节省成本。用先进的存储器接口和通用I / O(GPIO)接口可以完成该系统。

<strong>本文小结</strong>

FPGA现在已发展成为高度集成的器件，可以包括嵌入式ASIC类型的功能，提供增强的接口功能。软微处理器功能加上DSP处理器和嵌入式存储器，意味着在基站设计中使用的FPGA，将用一个可重构芯片提供功能核。可编程器件提供的优点将使产品能够更快地进入市场，灵活地适应新标准和不断发展的具有成本效益的标准。

供稿： 莱迪思半导体公司