Altium Designer 覆铜与导线或过孔的间距设置方法教程

新手一枚 · 发表于 2021-4-27 21:43:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

1.先打开一个PCB文件，在PCB工程界面：设计-规则-electrical-clearance-选中右键-新规则-左键点中新规则

baab2086304861433572a9828febf6a75e0f533e.jpg?x-bce-process=image%2Fresize%2Cm_lfit%2Cw_500% (206.53 MB, 下载次数: 0)

2.右边出现设置框-在上面的“where the first object matches”框下面的高级旁边，点“询问构建器”

6002c9d4483104eb1301bebc092b74ee1d324e3e.jpg?x-bce-process=image%2Fresize%2Cm_lfit%2Cw_500% (259.35 MB, 下载次数: 0)

3.-左边的“条件类型/操作员”点中出现的下拉框选择“object kind is”，
在右边的“条件值”选择“poly”然后确定

05aae8a75f0f822b9c48fd81c018512c8df14d3e.jpg?x-bce-process=image%2Fresize%2Cm_lfit%2Cw_500% (237.05 MB, 下载次数: 0)

4.设置框右边出现“Ispolygon”，将其改为“Inpolygon”，即第二个字母s改为n

506d92f1d8a72633a7222c50c02c56ee7a7f443e.jpg?x-bce-process=image%2Fresize%2Cm_lfit%2Cw_500% (259.71 MB, 下载次数: 0)

5.这时就可以更改最底下的“约束”里面“最小间隔”的值！
注意：种方法改的最小间距只是覆铜与导线或过孔的间距，如果直接改默认Clearance会连引脚和导线的间距也改掉，导致部分和引脚靠的近的导线报错。

4a6d48ee7b7f860e89d3044777f5ee0d3bcebe3e.jpg?x-bce-process=image%2Fresize%2Cm_lfit%2Cw_500% (270.96 MB, 下载次数: 0)