巨头们决战先进封装

cheng8705153531

巨头们决战先进封装

半导体行业观察 · 半导体行业观察·2021-11-28 10:28

[size=; font-size: 0.6rem,0.6rem]983


[url=https://mp.weixin.qq.com/s?__biz=MzU3OTA0MjQ3Mg==&mid=2247630290&idx=3&sn=4ab2d4a10875408c7e35fe8765c49835&chksm=fd609015ca171903003a339bf6d38cfd13c5e1f6de320b0fecbd95597e9bd988934ed8b23b54&token=1527172199&lang=zh_CN&scene=21#wechat_redirect][/url]
来源：内容来自 苹果新闻网 ，谢谢。

1965年英特尔创办人之一，戈登摩尔，在「电子」杂志发表的文章中，预言半导体芯片整合的晶体管数量，每年将增加一倍。
1975年摩尔在IEEE大会发表一篇论文，根据当时的情况，将之前的预测，由每年增加一倍，修正为每两年增加一倍，这就是半导体业界著名的「摩尔定律」。
56年来，半导体产业依循「摩尔定律」，性能以几何级数般的快速发展，造就今日突飞猛进的高科技。
目前半导体制程已经推进到5纳米、3纳米，离「物理极限」愈来愈近，「摩尔定律」的发展进程，恐离「尽头」不远。
为了增加半导体的性能，在制程技术尚未推进到一新节点时，透过先进封装技术，将数种不同制程的「小芯片」(Chiplet)，「异质整合」在一起，提升芯片的效能，并且可降低成本。
不同用途的半导体元件，能够使用的最先进半导体制程不尽相同。举例而言，存储器目前最先进制程为13纳米左右，而逻辑制程已推进到5纳米。
类比元件往往无法在制程推进时，享受元件面积缩小的好处。例如5G、汽车电子等，的类比元件，占据的面积，几乎无法受益于制程微缩的好处。65纳米是这类元件的最佳节点，再小的制程节点，也无法减少元件的面积。
因此在SOC(系统单芯片)中，勉强将不同性能的元件整合在一起，不仅技术复杂，良率降低，而且无法妥善利用芯片的空间及效能。
为了增加新性能，将新功能的模块勉强整合到系统芯片，不仅将增加芯片的面积，而且会降低良率，这对先进制程而言，成本将不符经济原则。
在整合型的SOC中，某些模块并不需要最先进的制程，因此将不同性能的模块制成「小芯片」，然后透过先进的封装技术将「小芯片」整合成系统芯片。
「封装」是把「裸晶粒」(Die) 装配为芯片最终产品的过程。简单地说，就是把晶圆厂厂生产出来的集成电路裸晶粒放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。它主要要三个作用：通过特殊材料保护脆弱的芯片、将芯片电子功能部分与外界互连，以及物理尺度兼容。
先进封装技术在将「小芯片」整合成系统芯片中，扮演重要的角色。
有别于传统的IC封装，晶圆级封装(Wafer Level Package)、直通硅穿孔(Through Silicon Via，TSV)封装技术、2.5D 硅中介板 (Silicon Interposer)封装技术、3D封装等技术不断演进，为堆栈多个异质芯片，缩短电路通道，提高通道流量、降低延迟等，提供有效的解决方案。
台积电很早就开始布局先进封装，以提供客户最佳的芯片解决方案。
2012年，台积电就开始利用CoWoS (Chip on Wafer on Substrate)先进2.5D封装技术，为客户生产FPGA。
2014年台积电与海思合作推出全球第一个使用CoWoS封装技术，将3个16纳米芯片整合在一起，具网络功能的单芯片。
除了CoWoS外，台积电InFO(整合扇出)先进封装，为台积电立下「汗马功劳」，台积电用InFO先进封装技术为苹果公司封装iPhone的A系列处理器，不仅缩小芯片大小，而且提升性能，让苹果公司将A系列处理器交给台积电独家代工。
2020年8月台积电提出3DFabric 先进封装平台，前段技术为SoIC (整合芯片系统)，后段组装测试相关技术包含InFO以及CoWoS系列，可以让客户自由选配。
在产品设计方面，3D Fabric提供了最大的弹性，可以整合逻辑小芯片、高频宽存储器（HBM）、特殊制程芯片等，可以全方位实现各种创新产品设计。
台积电拥有多个专属的后端晶圆厂，这些晶圆厂可以组装和测试包括3D堆栈芯片在内的硅芯片，并将其加工成封装后的装置。
为了加快布局小芯片先进封装技术，目前台积电正积极打造创新的3D Fabric先进封测制造基地，到时候厂房将会具备先进测试、SoIC和2.5D先进封装的产线，预计明年可陆续完工上线。
台积电的先进封装技术目前领先全球，英特尔及三星电子紧追其后。
英特尔于2017年推出嵌入式多芯片互相桥接(Embedded Multi-Die Interconnect Bridge，EMIB)，2.5D 先进封装。
2018年12月英特尔发表Foveros 3D堆栈先进封装，2021年7月发表 Foveros Omni及Foveros Direct 先进3D封装技术。Foveros Omni预计于2023年量产，Foveros Direct为Foveros Omni的补充技术，量产时间也落在2023年。
英特尔的先进封装技术与台积电的差距不大，在伯仲之间。
三星电子在先进封装技术落在台积电、英特尔之后。2018年三星电子推出2.5D先进封装技术I-Cube2，并于今年5月量产新一代先进封装技术I-Cube4。
2020年年底，三星电子发表3D先进封装技术X-Cube，可用于7纳米、5纳米先进制程产品。
全球制程技术最先进的三家公司，不约而同地投入先进封装的技术的开发、应用，足见先进封装是增强、延续半导体性能前进的重要技术。
先进封装市场近年来将显著成长，预估到2025年全球先进封装的产值，将可达约420亿美元，市场潜力不容小觑。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

sekisan

lik818

    

子春余陆

子春余陆

sun5304

  

jayke2013