从台积电专利看CPO封装结构

从台积电专利看CPO封装结构

CN119110597A 半导体封装结构及形成方法总结

一、技术背景与发明主旨

随着集成电路的高频化与高数据速率需求，传统封装系统（SiP）中光子IC芯片与电IC芯片的布局导致信号传输距离长、功耗高、散热效率低。本专利通过优化芯片布局与集成液冷散热结构，提出了一种新型半导体封装方案，旨在缩短信号传输路径、降低功耗，并提升散热性能。

二、关键装置设置

1. 基底结构与芯片布局

•基底结构（图1，截面图100；图3A，截面图300a）
基底结构由封装衬底101（如PCB）和中介层103构成。中介层103包含导电互连结构（TSV 310、互连312/314、焊盘315），用于电连接各芯片。第一焊料凸块306将中介层接合至封装衬底，第二焊料凸块316连接芯片与中介层。


芯片布局

第一IC芯片（存储器IC芯片110）：位于中介层中心，与电IC芯片108相邻（图3B，顶视图300b）。


电IC芯片108：包括电集成电路（EIC 104）和功能IC 105（如CPU/GPU），横向围绕存储器IC芯片（图3A）。

光子IC芯片106：位于中介层外围，直接与电IC芯片相邻（横向或垂直堆叠）（图1、图2）。


横向相邻：光子芯片与电芯片共面，底面共面（图1，权利要求3）。
垂直堆叠：光子芯片直接位于电芯片上方（图2，权利要求4）。

2. 光子IC芯片的光学接口

•光学I/O结构112：位于光子芯片外围，通过光纤结构114接收/发送光信号（图3A）。

•光电转换结构：包括波导和光电检测器，将光信号转换为电信号（权利要求5）。

•光纤结构114：沿基底表面水平延伸，通过外壳结构318固定（图3A，图14）。


3. 散热结构（图7A-7E，图8A-8E）

        •分层结构：

第一热界面层702：覆盖芯片顶面，直接接触热源。

热扩散层704：吸收并扩散热量（金属或复合材料）。

第二热界面层706：增强热传导。

散热器708：含翅片710，通过空气对流散热（图7A）。



三、关键制造步骤

1. 芯片接合流程

•步骤1：中介层制备（图9，截面图900）
在载体衬底902上形成中介层103，包括TSV 310、互连结构312/314及焊盘315。


•步骤2：电IC芯片接合（图10，截面图1000）
通过第二焊料凸块316将电IC芯片108接合至中介层，电芯片横向围绕后续的存储器芯片位置。


•步骤3：存储器IC芯片接合（图11，截面图1100）
存储器芯片110接合至中介层中心区域，与电芯片直接相邻。


•步骤4：光子IC芯片接合（图12，截面图1200）
光子芯片106接合至中介层外围，与电芯片横向或垂直堆叠（图2，图4A）。

2. 封装与光纤结构集成

•步骤5：去除载体衬底并接合封装衬底（图13，截面图1300）
中介层103通过第一焊料凸块306接合至封装衬底101。



•步骤6：光纤与外壳成型（图14，截面图1400）
外壳结构318围绕中介层形成，固定光纤结构114，并与光子芯片的光学I/O结构112对准。


3. 散热结构组装

•步骤7：热界面层与散热器安装（图15-16，截面图1500-1600）
依次沉积第一热界面层702、热扩散层704、第二热界面层706，最后安装散热器708或液冷结构801（图8A-8E）。


•步骤8：液冷集成（图8A-8E）
液冷通道804嵌入外壳，冷却剂循环系统与散热器结合，优化散热效率。

四、关键附图索引

    1.基底与芯片布局：图1（截面100）、图3A（截面300a）、图3B（顶视图300b）。

    2.垂直堆叠结构：图2（截面200）、图4A（截面400a）。

    3.散热结构：图7A（截面700a）、图8A（截面800a）。

    4.制造流程：图9-17（截面900-1700）、图18（流程图）。

五、技术优势

    1.信号传输优化：光子IC芯片与电IC芯片直接相邻（横向或垂直），缩短传输距离，降低功耗（图1-2）。

    2.散热效率提升：液冷与散热器协同，有效降低芯片温度（图7A-8E）。

    3.紧凑设计：2.5D/3D混合布局减少横向面积，适用于高密度封装需求（图3B-3C，图5A-6C）。

本专利《CN119110597A 半导体封装结构及其形成方法》通过创新的芯片布局与散热集成，解决了高频封装中的信号损耗与散热难题，为高性能计算与通信设备提供了可靠解决方案。