看看：博通Tomahawk5芯片能力

SSCC2025上，博通展现了Tomahawk5这颗2023年发布在中国被“卖爆”的交换芯片（24年应该超过了50K）。

Tomahawk5具备了51.2 Tbps 交换带宽，采用 5nm 制程，支持4 米的DAC（无源铜缆），支持LPO(线性驱动）光膜快，支持CPO（共封装光学互联）；支持加速AI场景下的GLB、AR认知路由、先进遥测和拥塞控制；产品端口形态可支持 128 x 400GbE、256 x 200GbE、512 x 100GbE。

Tomahawk5 采用球栅阵列（BGA）封装，尺寸为 87.5x77.5mm，无盖设计，制程工艺采用台积电 5nm ，芯片面积 750 平方毫米，集成了 600 亿个晶体管，核心时钟频率 1.325GHz，采用112G SerDes，支持风冷散热；

Tomahawk5 具备160M的共享缓存区，芯片内部的数据包转发流程如下：

• SerDes/PCS/MAC 处理：执行前向纠错（FEC）和媒体访问控制（MAC）功能，支持快速码字错误检测。
• IDB 缓冲处理：IDB 超额订阅缓冲区可吸收小于 295 字节的数据包突发。
• 数据包处理器（PP）处理：进行数据包解析、二层 / 三层 / 隧道处理、ACL 过滤、自适应负载均衡，并确定输出端口和队列。
• 内存管理单元（MMU）处理：执行准入控制，将数据包排入数据包缓冲区，进行输入复制多播（MC）。
• 数据包缓冲区存储：将数据包存储为固定大小的信元，并在内存库中均匀分布信元。
• MMU 调度处理：调度端口和队列，出队数据包的所有信元，并进行显式拥塞通知（ECN）标记。
• PP 编辑处理：进行数据包编辑、执行 ACL 规则，将数据包发送到出口数据缓冲器（EDB），或重定向回入口 PP。
• EDB 缓冲发送：EDB 按端口或入口 PP 缓冲数据包，并将数据包发送到 PCS/MAC。
• MAC/PCS 发送处理：添加循环冗余校验（CRC）、前向纠错（FEC）、时间戳，并发送数据包。
  
  
  

芯片设计：端口物理层（包含 Serdes/PCS/MAC）、入口 / 出口核心（包含数据路径、数据包处理器、MMU 控制）、数据包缓冲区的布局设计，减少了物理设计与布线（P&R）模块数量，优化了面积、功耗和设计工作量；数据包缓冲区位于芯片中央，缩短了传输距离。

共享内存流量管理器：数据信元直接写入内存缓冲区，控制路径处理信元指针；抖动缓冲区允许从多个内存库进行高带宽信元读取；与输入缓冲交换机相比，由于控制结构成本较低，面积更小。

流水线数据包处理器：采用流水线数据包处理方式，实现按序处理并减少布线；两个流水线之间共享数据库，提高内存使用效率；解耦数据速率和数据包速率，降低面积和功耗。

优化后的高密度 SerDes：采用 Peregrine（102.5G ADC/DAC + DSP 的 SerDes）；东西向（E/W）布局优化，增加核心数量；南北向（N/S）布局实现堆叠。

Tomahawk5 的功耗为450W（应该是典型应用场景下的功耗，非最大功耗）功耗降低归因于架构优化和功耗降低技术，制程工艺贡献 15 - 20%。

基于Tomahawk5的盒式交换机（如：64x800G OSFP ），支持2U高度下的风冷设计，从空闲到最大流量负载，电压降为 39.9mV。

支持CPO封装，采用 8 个基于 6.4T 系统级封装（SiP）的光学模块，搭配外部可插拔激光模块。也支持LPO光模块，可大幅降低整机功耗、数据转发时延。