LDMOS（横向双扩散金属氧化物半导体）技术解析

LDMOS作为功率IC的“肌肉单元”，其设计本质是电场、热场、载流子输运的协同优化。工程师需在工艺参数（如退火温度850℃±5℃）、版图布局（漂移区曲率半径优化）、系统集成（EMI屏蔽设计）间实现精准平衡。1. 核心原理与结构创新

LDMOS通过两次扩散工艺精确控制沟道参数，突破传统MOSFET的光刻极限。其核心结构可类比为“三明治”：

• 源极侧：高浓度P型体区（P-body）与N+源区形成反型层沟道，通过两次不同浓度（如Boron 1e15/cm³与Phosphorus 1e17/cm³）的扩散差实现亚微米级沟道（典型0.3-0.5μm），规避光刻精度限制。
• 漂移区：低掺杂N-外延层（电阻率约0.5-2Ω·cm）承担耐压任务，类似于“电场缓冲带”，通过RESURF技术实现表面电场均匀化，耐压可达80V-1200V。
• 漏极设计：N+漏区与漂移区形成渐变掺杂，降低电流路径的曲率效应（例如曲率半径>5μm），抑制热载流子注入。
  
  

2. 关键技术突破

• 场板（Field Plate）技术
  多晶硅/金属场板延伸至漂移区（覆盖长度占漂移区30%-50%），通过调节表面电势梯度，使峰值电场从漏端转移至场板边缘（例如从3e5 V/cm降至1.5e5 V/cm），击穿电压提升20%-30%。
• RESURF（降低表面电场）
  采用P型埋层（浓度1e16/cm³）与N-外延层（厚度5-15μm）形成电荷平衡，使漂移区横向耗尽层深度与纵向深度匹配，实现耐压与导通电阻（Rds(on)）的帕累托最优（例如120V器件Rds(on)可达10mΩ·cm²）。
• 热管理增强
  集成深槽隔离（DTI）或局部SOI结构，将热阻（Rth）降低至1.5-3℃/W，抑制自热效应（结温波动<15℃@20A连续工作）。
  
  

3. 性能优化路径

• 结构创新
  阶梯漂移区（Step Drift）通过多级浓度梯度（如1e16→5e15→1e15/cm³），在相同耐压下缩短漂移区长度（例如从20μm减至12μm），Rds(on)降低40%。
• 材料工程
  引入SiC局部衬底（例如ST的SILICARB技术），使1200V级LDMOS的FOM（BV²/Rds(on)）提升至200MW/cm²，优于传统硅基方案。
• 三维集成
  采用TSV（硅通孔）将多颗LDMOS垂直堆叠（如英飞凌的MultiPower技术），电流密度提升3倍（达300A/cm²）。
  
  

4. 功率IC中的核心价值

• 射频功率放大器（RF PA）
  在5G基站28GHz频段，GaN-on-Si LDMOS的PAE（功率附加效率）达65%，优于传统LDMOS的50%，同时支持10dB回退效率优化。
• 智能电源管理
  单片集成LDMOS与BCD工艺（如TI的Fusion工艺），在48V汽车系统中实现98.5%的DC-DC转换效率，并集成过温/过流保护功能。
• ESD防护
  LDMOS-SCR结构（触发电压8kV）的维持电流>100mA，避免闩锁效应，适用于USB4接口的8kV ESD保护。
  
  

5. 典型参数与选型参考

6. 未来挑战

• 频率-功率矛盾：1GHz以上高频段（如毫米波雷达）的功率密度需突破5W/mm。
• 热-电耦合：三维集成下的局部热点（>200℃/μm²）导致载流子迁移率下降30%。
• 成本控制：SOI衬底成本占比超50%，需发展低成本键合技术（如Smart Cut工艺）。