IEEE SiPhotonics2025 | 300mm III-V 在 SOI 上的激光器集成

硅基光电子集成简介

硅基光电子已经成为一项突破性技术，为光通信、传感、人工智能和量子计算等多种应用领域创造了光学线路的卓越可能性。在这个领域中，集成激光源一直是特别复杂的挑战，尤其是考虑到需要高集成密度的应用，如使用密集波长复用的数据通信或插入损耗是关键参数的量子应用。

为解决集成挑战，研究人员考虑了几种方法，包括倒装芯片、对接耦合、微转印和混合集成。混合集成（即将III-V晶圆或芯片键合到SOI晶圆上，并在类似CMOS的晶圆厂中进行晶圆级处理）显示出特别的优势。这种方法在集成密度和批量生产能力方面提供了极佳的解决方案，特别适用于人工智能和计算领域的未来应用[1]。

1

300mm CMOS兼容的集成工艺

制造工艺始于标准浸没式光刻的硅基光电子晶圆厂前端程序，用于形成硅波导。在封装这些波导之后，在二氧化硅顶层开一个腔体，在这里需要将原生310nm的硅层增厚到500nm，以实现与III-V增益材料的高效耦合。这种增厚对于优化集成激光器的光学性能非常重要。

在这个凹槽内，通过外延生长晶体硅，完全填充腔体。然后使用化学机械抛光(CMP)对该层进行抛光并封装。

图1：腔内硅外延用于500nm SOI波导增厚，CMP和封装后的效果。

在对顶层表面进行另一次CMP后，将III-V晶圆通过氧化物键合到SOI上。随后通过研磨、CMP和蚀刻的组合去除III-V基底，在顶部InGaAs-P外延层处停止。此时，开始增益块的图形化。该工艺与先前记录的方法非常相似，但显著的是，所有工艺步骤都是使用300mm CMOS型晶圆厂设备执行的。

为了塑造增益块，首先使用低温工艺(320°C)和标准光刻技术创建氮化硅(SiN)硬掩模。随后通过等离子体蚀刻对InGaAs-P和InP层(2μm厚)进行图形化。接下来，在蚀刻量子阱(MQW - 干蚀刻)之前沉积SiN保护层("隔离层")。

然后通过图形化直接与SOI晶圆顶部氧化物接触的n掺杂下部InP层来创建激光器的大型n接触垫。

图2：III-V图形化步骤后的增益块视图。

为了形成电接触，将增益块完全封装在SiO₂中，之后蚀刻腔体以接触p掺杂InGaAs和n掺杂InP层。在这些开口中沉积并退火钛和氮化钛形成合适的欧姆接触，随后填充铜。对铜层进行研磨然后CMP，在二氧化硅上停止蚀刻，使接触得以个别化。

图3：完成的SOI集成III-V激光器横截面。

2

激光器性能评估

制造的晶圆包含不同类型的激光器，包括法布里-珀罗(FP)和分布式布拉格反射器(DBR)设计。增益块光学耦合到包含激光器腔镜的硅波导—FP激光器使用萨格纳克环，DBR激光器使用布拉格光栅。

初始测量集中在激光器的动态电阻上，显示出约15Ω的值，在整个晶圆上具有良好的均匀性(范围从10Ω到20Ω，部分取决于增益块长度)。

一个DBR激光器性能测量的典型例子展示了约76mA的阈值电流，在90mA驱动电流下令人印象深刻的40dB边模抑制比(SMSR)，以及0.7mW的光纤耦合输出功率。激光器波长测量为1302nm，增益块长度为400μm。

图4：DBR激光器的光纤耦合功率和电压与偏置关系，显示斜率电阻为15.8Ω。

图5：90mA偏置电流下激光器的光谱，显示40dB的SMSR。

3

应用和未来潜力

CMOS兼容、SOI集成的300mm激光器制造工艺的成功开发代表了硅基光电子领域的重要进展。所展示的激光器性能特性—70mA阈值电流、15Ω串联电阻、1300nm波长下毫瓦级光纤耦合输出功率和超过30dB的SMSR—使这些集成激光器适用于各种高需求应用。

这些激光器器件在未来数据通信系统、人工智能平台和量子应用中显示出特别的应用价值。使用300mm晶圆厂中的标准CMOS工艺制造这些组件使批量生产成为可能，可能加速硅基光子集成线路在各行业的广泛应用。

本文中描述的集成方法通过提供将光源直接与硅波导集成的实用、可扩展解决方案，解决了硅基光电子中最持久的挑战之一。随着该领域研究的继续推进，我们可以预期性能指标的进一步改进，以及从这些集成激光器技术中受益的应用范围的扩大。

参考文献

[1] B. Charbonnier et al., "300mm III-V on SOI laser integration process, fabrication and prototyping," in IEEE SiPhotonics 2025.

END