基于Hyperlynx的DDR3仿真分析过程报告

手机开发 · 发表于 2017-3-31 17:58:02

这是一篇基于Mentor公司 Hyperlynx 8.2.1 仿真软件针对 IMX53_module_v6_fdb PCB上DDR3内存布局布线的信号完整性仿真分析的过程报告。层叠结构设置，关键信号的仿真分析，有助于我们了解基于 Hyperlynx 对 DDR3 进行信号完整性仿真的整个流程。

iMX53 PCB 层叠结构

对应的 HyperLynx 叠层设置

DDR3 clock
时钟差分线的端接电阻放置位置不正确，应尽量靠近接收端摆放，避免信号反射，而上图中采用靠近源端摆放。理想的情况是该端接电阻应靠近T点摆放，但因为这里采用的是DDR3内存IC顶底对贴的结构，无法实现，只能进行折中设计，在CPU U1 和 T点之间，并尽量靠近T点进行摆放。

DDR3 地址线
DDR3 地址线可以不同层

DDR3 数据线同组同层

手机开发 · 发表于 2017-3-31 18:15:16

DDR3_SI_analisys_report.7z (13.38 MB, 下载次数: 35)

单枪舞九州 · 发表于 2017-3-31 18:54:02

不知道想告诉的原理是什么

akcheng · 发表于 2017-3-31 19:13:51

感谢分享。。

dizangwang · 发表于 2017-3-31 20:13:07

lfc · 发表于 2017-3-31 20:39:25

飞扬11 · 发表于 2017-3-31 21:34:10

真不错哈！

hf861004 · 发表于 2017-3-31 21:34:56

不错，学习一下。

xiaoxiao · 发表于 2017-4-1 00:04:59

好高级啊，学习了

学海无涯 · 发表于 2017-4-1 07:01:52

好资料，

		自动登录	找回密码
密码			立即注册

[技术文章] 基于Hyperlynx的DDR3仿真分析过程报告