ArterisIP推出Ncore 2．0缓存一致性互连和Resilience套件，助力机

xzcxnihd

SoC 互联 IP 使高度可扩展的神经网络系统具有集成的硬件功能安全特性，符合ISO 26262 ASIL D 的规范

在刚刚过去的Linley Autonomous Hardware Conference 2017大会上，硅验证商用系统级芯片互联 IP 的创新供应商ArterisIP 宣布推出 Ncore 2.0 缓存一致性 (Cache Coherent) 互连 IP 及可选配的Ncore Resilience 套件，用于加速和完善下一代自动驾驶系统和高级驾驶辅助系统 (ADAS) 的设计开发。

Ncore 是一款分布式异构缓存一致性互连IP(distributed heterogeneous cache coherent interconnect IP)，能助力 SoC 设计团队透过嵌入式低延迟Proxy Caches（也称作“I/O 高速缓存”）轻松集成自定义处理单元。在神经网络机器学习 SoC 中，工作负载通常被划分到不同的处理单元上，低延迟Proxy Caches提供更高效的利用软硬件方式在所有不同的单元间通信，性能明显优于固定式内部 SRAM 或暂存器内存。这些类型的架构是自动驾驶系统的核心。

Ncore 2.0 提供以下新功能：

Ncore Resilience 套件(选配)–增加了硬件数据保护和智能单元重复(Unit Duplication)，以检测和纠正系统故障，符合汽车行业 ISO 26262 ASIL D规范

包括一个采用高级内建自测试 (Built-In Self-Test, BIST) 的功能性安全控制器(Functional Safety Controller)以及故障模式、影响和诊断分析 (FMEDA) 和说明文档。

一致性内存缓存(Coherent Memory Cache) – 可配置的一致性内存缓存具备传统Last Level Cache (LLC) 的优势，但是占用的芯片面积小，并能实现更高的灵活性。它与其他系统缓存集成，与这些缓存相比，它以内存层级结构中较低层次的内存的形式运行。

可扩展性，最多可扩展至16 个一致性接口– Ncore 2.0 IP支持配置更大型的系统，最高可达 16 个一致性群集。

“我们根据客户的反馈设计了 Ncore 2.0 缓存一致性互连和配套的 Ncore Resilience 套件，这些客户正在开发全球最高效的机器学习系统，为未来的自动驾驶提供技术支持，” ArterisIP的总裁兼 CEO  K. Charles Janac 说，“我们的 IP 是专门为自主硬件 SoC 设计师开发的，可帮助他们同时满足设计复杂性和功能性安全的严苛需求。”

18829212335

      

panups