Intel秀最高密度10nm晶圆：领先友商一代

dingzyzy · 发表于 2017-9-21 08:29:43

[paragraph] 9月19日，Intel在北京举办精尖制造日活动，全面展示和介绍了自己先进的半导体制造工艺，22nm、14nm、10nm、7nm、5nm、3nm轮番登台，并首次公开展示了五块高技术晶圆。

台积电和三星的10nm工艺都已经进入量产阶段，Intel的则要到今年底明年初才会有相应产品(Cannon Lake)，但是Intel指出，对手的所谓10nm，其实只有自己14nm的档次，而自己的10nm仍然领先对手足足一代。
Intel 10nm计划今年下半年投产，采用第三代FinFET(鳍式场效应晶体管)技术，并结合了超微缩技术(hyper scaling)、多图案成形设计(multi-patterning schemes)。
Intel 10nm工艺的最小栅极间距从70nm缩小至54nm，最小金属间距从52nm缩小至36nm，使得晶体管密度达到每平方毫米1.008亿个晶体管，业内最高，是之前Intel 14nm工艺的2.7倍，大约是业界其他“10nm”工艺的2倍。
相比之前的14nm， Intel 10nm可以提升25%的性能，或者降低45%的功耗，而增强版的10++nm，则可将性能再提升15%，或将功耗再降低30%。

Intel 10nm Cannon Lake晶圆

同时，Intel也正在全面开放对外代工业务，基于ARM Cortex-A75 CPU核心的10nm测试芯片只用12周就完成了流片，最新测试结果显示主频可以超过3.3GHz，而能效高达250uW/MHz。

Intel 10nm ARM晶圆

Intel介绍了展讯今年推出的SC9861G-IA、SC9853I两款移动处理器，均采用Intel 14nm工艺制造。
Intel 14nm工艺采用第二代FinFET技术，每平方毫米可集成3750万个晶体管，逻辑单元面积只有22nm的37%，密度是业界其他14/16/20nm工艺的1.3倍。
Intel 14nm还引入了自校准双图案成行(SADP)，相比业界流行的曝光-蚀刻-曝光-蚀刻(LELE)方法，晶体管密度和良品率上更有优势。
同样是14nm，Intel也在一直不断完善，目前性能已经比最初提升了26%，或者可以降低50%以上的功耗。
按照Intel的说法，14+nm性能比第一版14nm提升了12%，14++nm又提升了24%，超过同行多达20%。
迄今为止，Intel 14nm芯片已经累计出货4.734亿颗，来自美国俄勒冈州、亚利桑那州和爱尔兰的三座工厂。
22nm也并不落伍，而且是Intel第一次引入FinFET晶体管。基于多年经验，Intel又面向第三方代工服务推出了22FL(FinFET Lower Power)工艺，结合高性能和超低功耗的晶体管(每平方毫米1780万个)，以及简化的互连与设计规则，能够为低功耗及移动产品提供通用的FinFET设计平台。
与先前的22GP(通用)工艺相比，22FFL的漏电量最多可减少100倍，主频超过2GHz，还可达到与Intel 14nm晶体管相同的驱动电流，同时实现比业界28/22bn平面技术更高的面积微缩。
迄今为止，Intel已经产出700多万块FinFET晶圆。