PADS验证连接性出错，请大神帮忙解决

yuanfengp

这个区域铺铜好像有点问题

abc1322

fengxz:是不是via和pad距离太近了 (2016-01-18 12:27) 

                               
登录/注册后可看大图

不是，设置了可以在焊盘上钻孔，其它在焊盘上打孔的都没问题，不知道哪里没连上，这个网络检查了很多次，VIA属性什么其他的都没问题。

平安万岁

今天刚好有空，帮楼主看了一下，问题就出在U11这个元器件的第7脚焊盘上，编辑一下元器件U11第7脚，在‘电镀’处把勾打上就解决了。

alvin

平安万岁:今天刚好有空，帮楼主看了一下，问题就出在U11这个元器件的第7脚焊盘上，编辑一下元器件U11第7脚，在‘电镀’处把勾打上就解决了。 (2016-01-18 13:43) 

                               
登录/注册后可看大图

yerik

你这个原先应该是要用AD绘制的吧！PAD9.5打开后貌似有很多问题哦
1.TOP 跟 BOTTOM 设置只是器件层，不是布线层；
2. AGND通过铺铜的形式来共地，为什么一定要把AGND通过线全部连上？
3. 过孔放置在焊盘上，贴片应该会有问题吧，而且过孔还比焊盘大；
4. 器件R20、R21只有一端接线，另一端是空的？不知道你这个要起什么作用？
5. 丝印搭在边框上，估计应该是导版本出现的问题？
6. 全局铺铜时出现了很多警告，有些是可以处理的，要一并处理了。

249645135

我没有乐币，咋整？

abc1322

平安万岁:今天刚好有空，帮楼主看了一下，问题就出在U11这个元器件的第7脚焊盘上，编辑一下元器件U11第7脚，在‘电镀’处把勾打上就解决了。 (2016-01-18 13:43) 

                               
登录/注册后可看大图

大神就是大神，多谢，按照你的方法解决了。还有个问题请教下，是不是PADS制作封装时都得把电镀这一项勾上，否则会出现连接性出错类，以前看一本书推荐不用勾，因为电镀制作成本比较贵。

abc1322

249645135:我没有乐币，咋整？ (2016-01-18 15:31) 

                               
登录/注册后可看大图

发帖，做任务来的快

abc1322

yerik:你这个原先应该是要用AD绘制的吧！PAD9.5打开后貌似有很多问题哦
1.TOP 跟 BOTTOM 设置只是器件层，不是布线层；
2. AGND通过铺铜的形式来共地，为什么一定要把AGND通过线全部连上？
3. 过孔放置在焊盘上，贴片应该会有问题吧，而且过孔还比焊盘大；
4. 器件R20、R21只有一端接线 .. (2016-01-18 13:51) 

                               
登录/注册后可看大图

感谢回答，是的，很多过孔都大了，不过要求不是很高，就懒得改了。过孔可以放在帖片上，但推荐别这么做，我这板子要求不高，所以随便整整。

平安万岁

abc1322:大神就是大神，多谢，按照你的方法解决了。还有个问题请教下，是不是PADS制作封装时都得把电镀这一项勾上，否则会出现连接性出错类，以前看一本书推荐不用勾，因为电镀制作成本比较贵。 (2016-01-18 15:42) 

                               
登录/注册后可看大图

这个要看什么情况，需要电气连接的过孔当然要勾上，不勾上做出来的是非金属化过孔，一般用于定位或安装等不需要电气连接的场合就可以不勾上。