PCB设计中的层叠阻抗设计

shuszhao · 发表于 2017-12-25 11:44:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

如何根据阻抗计算走线线宽？
今天我们以4层板为例，来简单介绍一下如何计算阻抗线的线宽
下面来先看下我们叠层吧

板厚1.6MM

TOP………………………………………  1.8mil(0.5OZ+plating)
FR4………………………………………  3.8mil（3313）
GND02……………………………………. 1.2mil(1OZ)
CORE…………………………………….  49.4mil
POWER03………………………………….1.2mil(OZ)
FR4…………………………………………3.8mil（3313）
BOTTOM…………………………………..1.8mil(0.5OZ+plating)

我们计算一下50欧姆阻抗的线宽为例吧

登录/注册后可看大图

H1：就是我们走线到参考面的距离
ER：介电常数，这里用的4.2，一般普通FR4可以用这个值计算
W1：这个就是我们的设计线宽了
W2:W2是我们线路蚀刻后的上线宽，一般表层，W2比W1小1mil左右
T1:T1是我们的铜厚
C1：绿油厚度
C2：绿油厚度
经过上面的计算，我们50欧姆阻抗线在如上的叠层中的走线线宽为6mil。

cityhu · 发表于 2018-1-20 11:34:50

经验学习

h_yun · 发表于 2018-3-6 08:41:03

		自动登录	找回密码
密码			立即注册

[技术文章] PCB设计中的层叠阻抗设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

终身成就奖

特殊贡献奖

原创先锋奖

金点子奖

优秀斑竹奖

宣传大使奖

社区居民