三重富士通半导体针对毫米波市场推出55nm CMOS制程设计套件

shuszhao

为实现低成本的第5代移动通讯系统及支持自动驾驶的车载雷达的相关技术，高性能低功耗具有毫米波（30-300GHz）功能的CMOS电路备受瞩目。但是因为毫米波信号波长较短，高精度的电子元件模型不易实现，所以需要多次的试制来达到要求的性能。因此造成了研发周期长、试制成本高等问题。
三重富士通半导体股份有限公司（以下简称“三重富士通半导体”）与富士通研究所针对车载雷达及第5代移动通信系统等毫米波市场，共同研发出可实现高精度电路设计的55nm CMOS 制程设计套件（Process Design kit，简称PDK）。通过此PDK的运用，用户能够对包含放大器及变频电路等毫米波设计的大规模电路进行精确的设计。
【 背景 】
为实现低成本的第5代移动通讯系统及支持自动驾驶的车载雷达的相关技术，高性能低功耗具有毫米波（30-300GHz）功能的CMOS电路备受瞩目。但是因为毫米波信号波长较短，高精度的电子元件模型不易实现，所以需要多次的试制来达到要求的性能。因此造成了研发周期长、试制成本高等问题。
【 简介 】
针对三重富士通半导体的55nm的低功耗工艺“C55LP（Low Power）”及三重富士通半导体独自研发的超低功耗工艺“C55DDC（Deeply Depleted Channel）”，推出了适用于毫米波设计的PDK。与富士通研究所共同开发的此款PDK中，包括最适合使用于毫米波带宽的晶体管及传输电路的电子元件参数及电路构造，因此可以大幅提高100GHz以下带宽的大规模收发器电路的设计精确度。
主要特征
●经过硅验证的110 GHz范围内的毫米波用SPICE MODEL
●提供已最优化的电子元件及Pcell
－毫米波晶体管
－传输电路
－电感，MIM/MOM电容，可变电容，电阻，二极管
－倒装焊工艺垫（Bumping pad）设计的相关条件
●支持主要EDA供应商的EDA工具
●对应技术：C55LP，C55DDC
●对应频率：28GHz，80GHz
【 示例及效果 】
以下的示例是一个将毫米波带域信号高增益放大的“多级放大器”，以及将两个复用信号进行高精度分离/解调的“正交解调器”构成的接收电路。特别是在多级放大器级数增加的时候，设计值及测定值会有很大的差异。但通过三重富士通半导体所推出的PDK，在初期就能够得到接近实体电路的设计结果（图1）。
使用此款PDK，不仅是放大器，包括宽带正交解调器及变频器、电压控制震荡器在内的毫米波电路的设计精度也得以提高，进可实现在短期内完成大规模毫米波收发电路的研发。

                               
登录/注册后可看大图

【 将来计划 】
三重富士通半导体正在准备推出包含封装模组特性在内的PDK，以帮助客户提高毫米波产品的性能及缩短研发时间。并计划自2018年起，逐步推出包含模拟电路宏模型及评测毫米波元件等周边服务