藏在ST最新BCD节点里的秘密工艺

shuszhao · 发表于 2018-6-28 08:52:40

TechInsights最近拆解分析ST FDA801B-VYY 4x50W D类放大器样本，它采用了最新BCD9s技术制造；但拆解人员在该逻辑晶体管上观察到的最小接触闸极间距为0.6μm，显示采用的是0.13μm工艺，而非ST宣称BCD9s采用的0.11μ工艺...
TechInsights自2000年以来一直在关注意法半导体(STMicroelectronics；ST)的“双极-互补金属氧化半导体-双重扩散金属氧化半导体”(Bipolar-CMOS-DMOS；BCD)技术进展。在2000年时，TechInsights还曾经拆解一款1999年的0.8μm BCD组件，并执行结构化与电气特性的分析。
BCD技术在单一芯片上整合了CMOS逻辑、DMOS、横向扩散MOS晶体管(LDMOS)和双极晶体管。DMOS和LDMOS晶体管通常用于制作高压或更高功率输出的驱动器晶体管，而双极晶体管则提供模拟功能。
意法半导体是BCD技术的市场领导者之一，声称在1980年代中期就发明了这项技术。但其他供应商也提供这项技术，包括德州仪器(Texas Instruments；TI)、英飞凌(Infineon)、爱特梅尔(Atmel)、Maxim，以及像台积电(TSMC)等主要的代工厂商。
意法半导体目前提供三种主要的BCD技术，对应0.32μm、0.16μm和0.11μm技术分别表示为BCD6、BCD8和BCD9。此外，该公司宣称目前正在开发90纳米(nm)的BCD10技术。
最近，TechInsights购买了一款支持I[sup]2[/sup]C诊断、数字阻抗计和低电压操作功能的意法半导体FDA801B-VYY 4x50W D类(class-D)数字输入功率放大器样本(如下图所示)。它采用了最新的BCD9s技术制造，并搭配有模拟、逻辑和LDMOS功率晶体管区块(block)。
在2015年，意法半导体曾经宣布BCD9s技术将会是其BCD9 0.13μm工艺技术的第二代。根据TechInsights的初步分析发现了几项关键的新功能，包括增加了一个厚顶的重布线层(RDL)。在该逻辑晶体管上观察到的最小接触闸极间距为0.6μm，显示它采用的是0.13μm工艺，而非意法半导体宣称为BCD9s采用的0.11μ工艺。
该技术目前整合了三种隔离类型：深沟槽隔离(DTI)，用于隔离各种不同的电路区块；CMOS逻辑采用浅沟槽隔离(STI)；而LDMOS功率晶体管区块则使用硅上局部氧化(LOCOS)隔离。这是TechInsights第一次看到在单一芯片上整合了所有的三种隔离类型。
先前的0.13μm BCD9工艺于2015年上市。该技术具有铜金属化特性，整合了现在广泛的BCD特性数组，包括N型和P型LDMOS晶体管、金属-绝缘体-金属(MIM)电容器、6T-SRAM和双极晶体管。
而在BCD9世代之前，意法半导体于2011年左右发布的是BCD8技术。它具有0.18μm CMOS闸极和4层化学机械研磨(CMP)的平面化铝金属，加上2层含硅化钴的多晶硅，以及浅沟槽隔离(STI)。此外，还发现了N型和P型LDMOS晶体管，加上双极晶体管、多晶硅-绝缘层-多晶硅(PIP)电容器和6T-SRAM内存。
BCD技术持续成为电力电子市场空间中积极创新的领域。相较于先进的CMOS——挑战在于将最大数量的MOS晶体管整合至特定区域，BCD技术是由整合各种不同主动组件于单芯片的需求而驱动的。这需要仔细地均衡每种组件类型的不同工程需求。

意法半导体的FDA801B-VYY工艺扩散图（来源：TechInsights）