如何让芯片架构师在纳米级调色板上挥洒创意？

shuszhao · 发表于 2019-7-12 08:50:49

继Foveros 3D芯片封装技术后，英特尔日前再度推出三项被称之为“芯片架构师创意调色板”的先进封装技术。

在本周于旧金山举办的SEMICON West大会上，英特尔的工程技术专家们介绍了英特尔先进封装技术的最新信息，并推出了一系列全新基础工具，包括将EMIB和Foveros技术相结合的创新应用，以及全新的全方位互连（ODI, Omni-Directional Interconnect）技术。

罗马不是一天建成的

其实早在2018年底英特尔的“架构日”上，英特尔就公开展示了Foveros 3D芯片封装技术，这是一种系统级封装集成，为嵌入式多芯片互连桥接（EMIB）多芯片封装技术增加了第二个维度，EMIB是英特尔一项研究多年的工作，并最终在连接小芯片的Stratix 10 FPGA、以及在单独封装的配置AMD GPU和高带宽内存（HBM）的Kaby Lake-G 酷睿芯片上得到应用。
使用Foveros系统级封装多芯片模块，为计算复合体（可以包括内存及其它组件）提供服务的I/O电路、SRAM缓存和电源电路可以在基层芯片上构建，基层芯片覆盖于封装衬底上，衬底可以放置针脚与插槽配合，抑或直接焊接到主板上。有源中介层被放置在该封装衬底上，其上方的各种小芯片通过硅穿孔（TSV）可以互相连接。小芯片上的微凸块可以通过TSV向下深入中介层，从而连接到堆叠芯片的最底层，然后在中介层内可以到达邻近，或到达堆叠其上的其它芯片。除了一层底层芯片和另一层顶层芯片，可以有很多分层：

下图是英特尔当时在架构日上演示使用Foveros工艺的第一个产品：

这个设备定位是超便携应用，封装尺寸为12毫米×12毫米，远小于一枚美元硬币。具有I/O和其它片上系统组件的基层芯片使用1222工艺，该工艺是基础22纳米工艺的代号，非常久远，在完善后被应用于“Ivy Bridge”和“Haswell” 至强上；在其上方是使用10纳米工艺实现的计算复合体（1274工艺，前缀P表示使用Foveros堆叠），在这个例子中，它包含了来自“Sunny Cove” 酷睿的一个核心和来自“Tremont” 凌动的四个核心，以一种ARM已经应用多年的方式混搭；最顶层是一大块叠层封装内存。英特尔没有说明这种芯片复合体在负载条件下功耗多少，但确实表示它在待机状态消耗为2毫瓦，大约是能取得的最低值。
未来，英特尔在至强、凌动、以及各种CPU与GPU、FPGA、Nervana神经网络处理器等混搭芯片上都会用到Foveros技术。

纳米级的调色板

英特尔方面认为，芯片封装在电子供应链中看似不起眼，但却一直发挥关键作用。作为处理器和主板之间的物理接口，封装为芯片的电信号和电源提供了一个着陆区。随着电子行业正在迈向以数据为中心的时代，先进封装将比过去发挥更重大的作用。
而且，封装不仅仅是制造过程的最后一步，它正在成为产品创新的催化剂。先进的封装技术能够集成多种制程工艺的计算引擎，实现类似于单晶片的性能，但其平台范围远远超过单晶片集成的晶片尺寸限制。这些技术将大大提高产品级性能和功效，缩小面积，同时对系统架构进行全面改造。
让我们一起看看被誉为“芯片架构师创意调色板”的三项全新技术：
• Co-EMIB：英特尔的EMIB（嵌入式多芯片互连桥接）2D封装和 Foveros 3D封装技术利用高密度的互连技术，实现高带宽、低功耗，并实现相当有竞争力的I/O密度。而英特尔的全新Co-EMIB技术能将更高的计算性能和能力连接起来。Co-EMIB能够让两个或多个Foveros元件互连，基本达到单晶片性能。设计师们还能够以非常高的带宽和非常低的功耗连接模拟器、内存和其他模块。
• ODI：英特尔的全新全方位互连技术（ODI）为封装中小芯片之间的全方位互连通信提供了更大的灵活性。顶部芯片可以像EMIB技术下一样与其他小芯片进行水平通信，同时还可以像Foveros技术下一样，通过硅通孔（TSV）与下面的底部裸片进行垂直通信。ODI利用大的垂直通孔直接从封装基板向顶部裸片供电，这种大通孔比传统的硅通孔大得多，其电阻更低，因而可提供更稳定的电力传输，同时通过堆叠实现更高带宽和更低时延。同时，这种方法减少了基底晶片中所需的硅通孔数量，为有源晶体管释放了更多的面积，并优化了裸片的尺寸。
• MDIO：基于其高级接口总线（AIB）物理层互连技术，英特尔发布了一项名为MDIO的全新裸片间接口技术。MDIO技术支持对小芯片IP模块库的模块化系统设计，能够提供更高能效，实现AIB技术两倍以上的响应速度和带宽密度。

但先进封装只是英特尔六大技术支柱的一部分。英特尔希望今后不再仅依靠制程和架构来推动其计算业务，而是通过提供多样化的标量、矢量、矩阵和空间计算架构组合，以先进制程技术进行设计，由颠覆性内存层次结构提供支持，通过先进封装集成到系统中，使用光速互连进行超大规模部署，提供统一的软件开发接口以及安全功能，为“超异构计算”时代奠定基础。