抢占异构计算技术高点，3D封装格局呈三足鼎立

似水流年 · 发表于 2019-9-3 07:52:20

[paragraph]抢占异构计算技术高点，3D封装格局呈三足鼎立
近日，全球第二大晶圆代工厂格芯（GlobalFoundries）宣布，采用12nm FinFET工艺，成功流片了基于ARM架构的高性能3D封装芯片。这意味着格芯亦投身于3D封装领域，将与英特尔、台积电等公司一道竞争异构计算时代的技术主动权。

格芯转战3D封装领域
格芯新开发出基于ARM架构的3D封装芯片，是采用格芯的12纳米FinFET制程所制造，采用3D的ARM网状互连技术，允许资料更直接的传输到其他内核，极大化的降低延迟性。而这样的架构，这可以降低资料中心、边缘运算以及高端消费者应用程式的延迟，并且提升数据的传输速度。（AI芯天下）
格芯新开发出基于ARM架构的3D封装芯片，可以进一步在每平方公厘上达成多达100万个3D的连接，使其具有高度可扩展性，并有望延展12纳米制成的寿命。另外，3D封装解决方案（F2F）不仅为设计人员提供了异构逻辑和逻辑／存储器整合的途径，而且可以使用最佳生产节点制造，以达成更低的延迟、更高的频宽，更小芯片尺寸的目标。
格芯表示，因为当前的12纳米制程成熟稳定，因此目前在3D空间上开发芯片更加容易，而不必担心新一代7纳米制程所可能带来的问题。然而，台积电、三星和英特尔能够在比格芯小得多的节点上开发3D芯片，而且也已经相关的报告。而何时推出，就只是时间上的问题。届时，格芯是否能以较低廉的价格优势，进一步与其他晶圆生产厂商竞争，就有待后续的观察。
3D封装火热台积电和英特尔各领风骚
同为半导体巨头的台积电、英特尔在3D封装上投入更早，投入的精力也更大。

①推进摩尔定律台积电力推SoIC 3D封装技术
台积电首度对外界公布创新的系统整合单芯片（SoIC）多芯片3D堆叠技术，是在2018年4月的美国加州圣塔克拉拉（Santa Clara）第二十四届年度技术研讨会上。
根据台积电在第二十四届年度技术研讨会中的说明，SoIC是一种创新的多芯片堆叠技术，是一种晶圆对晶圆（Wafer－on－wafer）的键合（Bonding）技术，这是一种3D IC制程技术，可以让台积电具备直接为客户生产3D IC的能力。

让外界大感惊艳的是，SoIC技术是采用硅穿孔（TSV）技术，可以达到无凸起的键合结构，可以把很多不同性质的临近芯片整合在一起，而且当中最关键、最神秘之处，就在于接合的材料，号称是价值高达十亿美元的机密材料，因此能直接透过微小的孔隙沟通多层的芯片，达成在相同的体积增加多倍以上的性能，简言之，可以持续维持摩尔定律的优势。

②英特尔「Foveros」3D封装技术打造首款异质处理器

去年年底，英特尔在其“架构日”上首次推出全球第一款3D封装技术Foveros，在此后不久召开的CES2019大展上展出了采用Foveros技术封装而成的Lakefield芯片。根据英特尔的介绍，该项技术的最大特点是可以在逻辑芯片上垂直堆叠另外一颗逻辑芯片，实现了真正意义上的3D堆叠。
而在日前召开的SEMICON West大会上，英特尔再次推出了一项新的封装技术Co－EMIB。这是一个将EMIB和Foveros技术相结合的创新应用。它能够让两个或多个Foveros元件互连，并且基本达到单芯片的性能水准。设计人员也能够利用Co－EMIB技术实现高带宽和低功耗的连接模拟器、内存和其他模块。

对此可以分析出，半导体厂商希望基于封装技术（而非前道制造工艺），将不同类型的芯片和小芯片集成在一起，从而接近甚至是达到系统级单芯片的性能。这在异构计算时代，面对多种不同类型的芯片集成需求，是一种非常有效的解决方案。
封装子系统的“IP”化趋势
产品功能、成本与上市时间是半导体公司关注的最主要因素。随着需求的不断增加，如果非要把所有电路都集成在一颗芯片之上，必然导致芯片的面积过大，同时增加设计成本，扩大工艺复杂度，延长产品周期，无论是在制造工艺还是制造成本上都会越来越高。这也是异构计算时代，人们面临的主要挑战。

从技术趋势来看，目前主流半导体公司已经开始依托先进封装技术，对复杂的系统级芯片加以实现。更有甚者人们开始探索采用多芯片异构集成的方式把一颗复杂的芯片分解成若干个子系统，其中一些子系统可以形成标准化，然后就像IP核一样把它们封装在一起。这或许成为未来芯片制造当中的一个发展方向。
当然，这种方式目前并非没有障碍。首先是散热问题。芯片的堆叠会让散热问题变得更加棘手，设计人员需要更加精心地考虑系统的结构，以适应、调整各个热点。更进一步，这将影响到整个系统的架构设计，不仅涉及以物理架构，也有可能会影响到芯片的设计架构。此外，测试也是一个挑战。可以想像在一个封装好的芯片组中，即使每一颗小芯片都能正常工作，也很难保证集成在一起的系统级芯片保持正常。对其进行正确测试需要花费更大功夫，这需要从最初EDA工具，到仿真、制造以及封装各个环节的协同努力。
结尾：
设计、制造、封装测试是半导体产业链上最主要的三大环节。观察格芯、英特尔、台积电等半导体大厂在封装上的动向，可以窥知半导体技术的发展趋势。
预计中国将持续以半导体扶植政策、内外部人力资源的积累、由科创板来实现资本市场和科技创新更加深度的融合，来加速推动自身半导体发展，期望在未来新兴科技所带动的新产品、新分工模式基础上，使中国半导体进入技术能力提升、创新活力增加、产品多元化的结构改革阶段。