台积电5纳米工艺测试良率达80%，最快明年Q1量产

shuszhao

根据外媒报导，日前在国际电子组件会议（International Electron Devices Meeting，IEDM）大会上，晶圆代工龙头台积电官方揭露了5纳米工艺的最新进展。

根据公布的数据显示，5纳米工艺将会是台积电的再一个重要工艺节点，其中将分为 N5、N5P 两个版本。N5 相较于当前 N7 的 7 纳米工艺性能要再提升 15%、功耗降低 30%。N5P 则将在 N5 的基础上再将性能提升 7%、功耗降低 15%。
目前，该公司正在向客户提供基于 N7 和 N7P 工艺的产品。但在向 5纳米进发的时候，两者贾昂共享一些设计规则。据悉，与 7纳米衍生工艺相比，N5 新工艺将增加完整的节点，并在 10 层以上广泛使用 EUV 技术，以减少 7纳米+ 工艺的总步骤。
此外，报导指出，台积电的5纳米将使用第五代 FinFET 晶体管技术，EUV 极紫外光刻技术也提升到 10 多个光刻层，整体晶体管密度提升 84%。换句话说，以 7 纳米是每平方公厘 9,627 万个晶体管计算，则5纳米就将是每平方公里有 1.771 亿个晶体管。
同时，台积电强调，目前5纳米工艺正在进行风险试产阶段，而测试芯片的良率平均已达 80%，最高良率可超过 90%，只是，相对来说这些测试芯片的架构相对简单，要真的生产行动或个人计算机处理器芯片上，目前良率可能还有些差距。不过，台积电目前并没有公开正式数据。
另外，台积电还公布 5纳米工艺下的CPU和GPU芯片的电压、频率相对关系。目前CPU通过测试的最低值是 0.7V/1.5GHz，最高可以做到 1.2V/3.25GHz，而 GPU 方面则是最低 0.65V/0.66GHz，而最高则是达到 1.2V/1.43GHz。这些公布的结果都是初期的报告，未来正式投产之后，后续将还会提升。
根据先前相关外资所进行的预估，台积电的5纳米工艺将在2020年上半年，甚至最快在2020年第1季末就会投入大规模量产，相关芯片产品将在 2020 年晚些时候陆续登场。而包括苹果 A14、华为海思麒麟系列新一代处理器，以及 AMD Zen4 架构第四代锐龙 (Ryzen) 个人计算机处理器都将会采用。而初期的产能规划每月 4.5 万片，而未来将逐步拉高到 8 万片的数字，只是初期的产能将可能由苹果吃下 70%，其余的就由华为海思包下。