基于赛灵思spartan 6 锁相环程序

撸板大魔王 · 发表于 2020-1-21 08:48:10

您需要登录才可以下载或查看，没有账号？立即注册

×

06_pll_test.rar (229 KB, 下载次数: 0) 本实验中为大家演示如果调用Xilinx提供的PLL核来产生不同频率的时钟, 并把其中的一个时钟输出到FPGA外部IO上, 也就是开发板的SMA接口上

lqsgg · 发表于 2020-1-21 09:02:24

满纸荒唐 · 发表于 2020-1-21 09:33:33

2592047508 · 发表于 2020-1-21 11:03:55

提示: 作者被禁止或删除内容自动屏蔽

zzc233 · 发表于 2020-1-21 16:59:08

yangxf0120 · 发表于 2020-1-21 21:31:07

谢谢分享基于赛灵思spartan 6 锁相环程序 [

kingboy100 · 发表于 2020-1-22 07:20:15

2592047508 · 发表于 2020-1-22 11:02:55

提示: 作者被禁止或删除内容自动屏蔽

		自动登录	找回密码
密码			立即注册

基于 赛灵思spartan 6 锁相环程序