Cadence通过新的系统VIP解决方案将验证IP提升到芯片级

oyyp

加利福尼亚州圣何塞，2020年10月13日


      Cadence设计系统公司（NASDAQ：CDNS）今天宣布，Cadence公司®系统级验证IP（VIP系统），一个新的片上系统自动化（SoC）的测试平台组件，总线和CPU流量生成工具和库套件，缓存一致性验证和系统性能瓶颈分析。使用Cadence System VIP，创建复杂的超大规模，汽车，移动和消费类芯片的客户可以将芯片级验证效率提高多达10倍。
       新的Cadence系统VIP解决方案使Cadence在IP级别验证自动化方面处于市场领先地位，并将其带入芯片级别。使用Cadence系统VIP解决方案创建的测试可跨Cadence仿真，仿真和原型引擎进行移植，并且还可以扩展到后硅工艺。Cadence系统VIP包含四个新工具和库：

[li]        系统测试平台生成器：允许用户自动生成具有复杂内存，高速缓存，接口和总线配置的SoC测试平台[/li][li]        系统交通库：具有丰富的可插入系统测试平台VIP预定义的测试，包括一致性，性能，PCI Express的组合为用户提供®（的PCIe ®）和NVMe子系统[/li][li]       系统性能分析器：为内存子系统，互连和外围设备提供全面的性能分析报告和可视化[/li][li]       系统验证记分牌：在相关的互连，内存和外围设备之间提供全面的数据和缓存一致性检查[/li]

“瑞萨电子已经使用Cadence VIP多年，并重视Cadence在先进SoC验证技术方面的领导地位，”瑞萨电子R＆D EDA部门设计方法学部主任Tetsuya Asano说。“通过将新的System VIP添加到基于Cadence Xcelium和Palladium平台的现有验证环境中，并改善激励性重复使用和自动化，我们以10倍的效率进一步加快了SoC验证过程，从而使我们能够提供创新的，更快地向客户提供高质量的产品。”
“通过与Cadence的合作，我们减少了一些复杂的SoC验证挑战，尤其是在I / O外设方面，” Arm设计服务总监Tran Nguyen说。“通过使用Cadence系统流量库和系统性能分析器，Arm能够自动化复杂的测试生成过程，从而实现了更快的PCIe集成验证和性能分析。”
Cadence公司副总裁兼系统与验证事业部总经理Paul Cunningham说：“随着SoC上集成IP模块的数量和复杂性的增加，验证挑战呈指数级增长。“我们的新Cadence系统VIP解决方案通过自动化当今一些最关键的劳动密集型芯片级验证挑战，大大提高了验证吞吐量。”
        Cadence系统VIP工具套件是更广泛的Cadence验证套件的一部分，支持公司的Intelligent System Design ™策略。Cadence验证套件由核心引擎和智能验证技术组成，这些技术可提高验证吞吐量和设计质量，满足各种应用和垂直领域的验证要求。





       关于Cadence


       Cadence基于30多年的计算软件专业知识，是电子设计的关键领导者。该公司运用其基础的智能系统设计策略来交付软件，硬件和IP，从而将设计概念变为现实。Cadence的客户是全球最具创新力的公司，为包括消费类，超大规模计算，5G通信，汽车，航空航天，工业和医疗保健等最动态的市场应用，提供从芯片到电路板再到系统的非凡电子产品。连续六年，《财富》杂志将Cadence评选为100家最适合工作的公司之一。

罗塘阮经天

EDA巨头

sun5304