透过DSP系统模型建立和设定实现最佳模拟 - 模拟技术 - 电子

2dmin

嵌入式软件发展需要对目标架构及其使用有着广泛而透彻的认识和瞭解。把嵌入式系统从概念转化成能够有效地在硬件环境中部署的高效能解决方案，需要若干个步骤。整个过程包括：分析、架构搭建、评估、硬件支援、设计、编码、除错、整合、验证和确认，过程中准确度极为重要。硬件资源的使用效率低，或者是软件没有针对那些硬件资源进行最佳化，都可能对性能带来严重的影响。 　　

CEVA-X系列采用的创新架构，充分利用可能的设计变数来控制整体性能。CEVA-X1620是CEVA-X核心系列的第一款产品，具有先进的平行架构（Parallel Architecture），在一个机器周期中可执行多达八条指令。对于这类先进架构，高效能及有效的硬件资源使用更是格外重要。此外，CEVA-X整合了完整的存储器系统，负责阶层（Hierarchy）存储器管理，包括直接存储器存取（DMA）控制器、板上（On Board）快取存储器、写入缓冲器、内部及外部存储器、存储器管理及仲裁器。利用这种广泛的功能集，透过完整精确的模拟环境和先进的设定（Profiling）能力，即可简易地最佳化软件应用。

透过模拟减少时间、降低成本、提高性能
　　
对基于DSP/即时（Real Time）软件发展而言，模拟环境非常重要，有几项效益如下：

可见性/透明性
　　
硬件内部构件和硬件逻辑的工作可被监控，即使它们不是硬件介面的一部分，但是这在实际的硬件环境中往往是不可见的。瞭解背后的情况是解决问题和提高性能的关键。

除错
　　
模拟环境提供了硬件本身不支援的额外除错功能。因此，在只提供有限可见性的硬件上运行所有程序（在缺乏精确模拟环境时），意味着不得不利用更多的资源及更长的除错时间。

灵活性
　　
亦即在提交给最终系统架构之前检查若干系统佈局（Layout）和场景（Scenario）的能力。要实现最佳性能，全都是利用硬件环境参数及运行其上的软件进行反覆试验的结果。对于所选择的具体装置，不可能总是准确预测到对系统的影响。

时间
　　
在能够执行所有实际测试（run-time）之前，不用损失时间和增加特殊硬件费用，就能实现平行硬件和软件的开发。
　　
预先计画 即时模拟
　　
CEVA开发出的模拟和设定环境，完全採用软件建立模型，再加上广泛的设定能力，可应用于诸多设计领域，对系统架构师和DSP软件发展人员提供很大帮助。这种方法和环境可显着地提高系统性能，减少开发时间。全面的模型建立环境，意味着CEVA-X1620实现方案能够以多种模式用于不同的开发阶段或不同开发目的。

图一：CEVA的模拟环境除错工具　　
ISS和CAS模拟模式
　　
最初支援的是类似于标准模拟解决方案的基本指令集模拟（Instruction Set Simulation，ISS）模式。在这种模式中，每一条指令都被当作不可分割的阶段来执行。该模式执行速度非常快，便于软件发展。
　　
周期精确模拟（CAS）是更先进的模拟模式。在这种模式中，架构的行为被完全模拟，包括所有的管线级。在检查精度或硬件验证时，该模式对完整的系统模拟非常重要，届时模拟器可以当作内核模组，很方便地模拟真实硬件的功能。除了周期精确能力之外，全部存储器子系统（MSS）都被建立成模型，可对整个系统进行共同模拟。这样一来，由于软件与硬件的交互作用，便能够实现软件行为的真实精确的模拟。因这种模式包括了所有的MSS模组，故可对所有的存储器层次进行除错，包括快取存储器、写入缓冲器、内部外部存储器。可在模拟中分析不同存储器的布局情况，从而观察在每一种情况下，在演算法执行期间存储器的存取和冲突情形。

完整设定　针对模拟环境自动分析
　　
除了上述的模拟能力之外，CEVA还提供针对C-level导向的应用程式及存储器的设定器。这种设定器可对整个模拟环境进行自动分析。
　　
第一个功能是在基本的ISS模式中提供完整的C-level设定。经由找出潜在的问题，比如应用核心、瓶颈和最耗费程式码执行的部分，藉此有效提高软件性能。这项工具能够减少关键功能的时脉消耗和非关键功能的程式码大小。应用程式设定在Ｃ函数上来自动执行，不需要修改任何代码，同时还可用于组合语言程式。
　　
接下来，应用程式设定可依据CAS和MSS模拟器来被执行，以便根据每一个功能的存储器映射和存储器冲突来获得它真正的应用性能。
　　
最后，在应用程式以CAS和MSS模式被设定及有关功能已被确定后，设定器给出了完整的存储器使用资讯，其中包括快取存储器使用和冲突、每项功能的停滞概要、代码存储器停滞、资料存储器停滞、代码存储器冲突及资料存储器冲突的相关资讯。这种全面的MSS设定资讯，可指导使用者针对应用中的每一项特定功能最佳化存储器使用。
　　
目前CEVA的多媒体和音频开发团队，已成功利用上述模型建立和设定流程来精简某些演算法功能的时脉消耗和程式码，同时也协助采用此核心的客户晶片组设计提升效能。