150亿门！硬件辅助验证系统容量再次刷新纪录

shuszhao

其实早在1998年，Siemens EDA的前身Mentor Graphics就开始涉足硬件仿真领域，2002年对Ikos公司的并购则更具“里程碑”意义，更加巩固了Veloce平台在芯片、SoC功能以及效能验证领域的市场地位。


“软件性能决定了半导体的成功”

“在过去的十年当中，验证成本的增长速度远高于设计成本。数据表明，包括工程师、软件、硬件在内的验证资源将占到整个前端设计的70%，而设计本身只占30%，表明验证在整个集成电路行业当中的占比会越来越高。”西门子EDA全球副总裁兼中国区总经理凌琳表示。
而如果从不同的技术节点来看，SoC软件确认的成本正在快速增长，已经超越了传统的硬件验证。原因在于任何一颗SoC都位于更大的子系统或者更复杂的系统当中，除了硬件本身，电源、模拟混合信号等部分都要依赖操作系统或更多软件去协同验证，难度之大可见一斑，因此其需求量增长也非常之快。

广告

同时，随着工艺的发展，晶体管数量达到了百亿级水平，SoC的复杂性呈现指数型增长，传统仿真已经无法满足我们对仿真时间效益的需求。为了满足严苛的开发周期和开发效率，尽管相比RTL仿真开销更大，但硬件仿真的需求不断增加，并且在2018年支出增长上正式超越了RTL仿真。

西门子 EDA亚太区技术总监李立基则指出，与以往比拼硬件性能高低和种类不同的是，如今要确保芯片开发成功，确保市场可以接受，必须要拥有强大的软件运行性能。也就是说，“软件性能决定了半导体的成功”。这意味着，在芯片开发过程中，需要使用软件工作负载和基准来验证功耗和性能，而硬件辅助验证则是能够兼顾软硬件的唯一之选。

以最新的AMD第三代EPYC为例，作为10亿门级别的SoC，要在工作负载和基准循环期间对其进行准确的功耗/性能分析，就需要掌握功耗活动的可见性、分析的准确性和全面的Debug工具。
李立基以整个设计流程为例，介绍了仿真验证的具体环节。

首先是虚拟验证环节，也就是通过硬件模拟芯片中的各种IP，进行针对性评估与验证。虚拟验证最大的好处就是实现了软件定义SoC，因此整体设计时间大幅缩短。通过软件同硬件的结合，提早发现问题并指导设计方向，满足设计方法学中的Shift-left概念。
之后，随着硬件设计开始完善，需要Debug各种不稳定因素，就需要一些可见性的硬件加速进行辅助调试工作。芯片更加完善之后，需要评估功耗与性能，进行提取和分析，把软件工作负载导入到硬件仿真器上进行评估。
第三，FPGA原型，也就是SoC已经达到比较稳定的阶段时，对debug和可见性的需求开始降低，但软件开始增加，我们就需要用FPGA原型的系统进行仿真，因为其速度和工作负载都强于硬件仿真器，这一过程也被称之为“仿真卸载(Emulation Offload)”。


揭开Veloce系统的神秘面纱

这次Veloce硬件辅助验证系统中的新产品包括：

[li]用于虚拟平台/软件激活验证的Veloce HYCON（HYbrid CONfigurable）。Veloce HYCON提供了一种创新技术，能够帮助客户为其下一代SoC设计和部署复杂的混合仿真系统。[/li]

[li]Veloce Strato+ —Veloce Strato硬件仿真器的容量升级版本。[/li]

凭借可扩展至150 亿门电路的领先能力，Veloce Strato+不仅具备业内最高的总处理容量，同时能够将其与最快的协同模型带宽和可见性速度相结合，发挥最大功用。由于全新专有的2.5D芯片—Crystal 3+的创新设计与制造，使系统容量比之前的Veloce Strato系统提高了1.5倍，这也是当今市场上最高的有效容量。此外，Veloce Strato系统还增加了AMD EPYC 7003系列作为合资格处理器，这些新处理器可以作为Veloce Strato系统的运行主机和协同模型主机。

[li]Veloce Primo企业级FPGA原型验证系统。这是一款自主研发的企业原型设计解决方案，其结合了业界领先的运行性能与快速的原型起动。[/li]

[li]Veloce proFPGA桌面FPGA原型验证系统。Veloce proFPGA系列产品采用模块化的容量方案，可以根据不同的容量需求提供相应的可扩展性。[/li]

Veloce Primo和Veloce proFPGA是目前业界最强大、最通用的FPGA原型解决方案。企业级FPGA原型系统Veloce Primo的容量能够扩展至320个FPGA，并在软件工作负载、设计模型和前端编译技术方面，采用与Veloce Strato一致的工作模型。这种硬件仿真和原型验证之间的基本一致性将有助于降低验证成本，通过使用正确工具将仿真和原型验证彼此互补，可在最短的周期内获得最佳结果。Veloce Primo 还支持虚拟(仿真卸载)和ICE(In-Circuit Emulation)使用模型，可在两种模式下保持准确的时钟比率，实现最高性能。
西门子还同时与Pro Design签订了一项OEM协议，使Veloce proFPGA为Veloce硬件辅助验证系统提供了世界一流的成熟桌面平台。Veloce proFPGA系列产品采用模块化的容量方案，可采用Intel Stratix 10 GX 10M和Virtex UltraScale+ VU19P的高端FPGA，满足从4000万门到8亿门的多种容量扩展需求。


验证的无缝管理

硬件辅助验证的重要性日益凸显，也使得如今的硬件辅助验证系统呈现“三足鼎立”之势，包括Siemens EDA的Veloce，Synopsys的Zebu以及Cadence的Palladium。凌琳表示，三家硬件仿真平台各具特色，而虚拟化、大容量和APP多样性则是Siemens EDA一直以来的核心竞争力。
他同时指出，大型芯片设计公司会根据自己芯片设计需求和方向，选择不同供应商的验证系统。但对中小型企业而言，无论是从技术还是资金角度来看，单一平台化解决方案更适合。这种平台化的无缝管理验证周期方法，更强调在验证周期的早期阶段去运行市场特定的实际工作负载、框架和基准测试，以进行功耗和性能分析。通过这样的方式，客户可以在开发初期构建虚拟的SoC模型并进行整合，在Veloce Strato+上运行实际的固件和软件，从而深入了解硬件的最低层。随后，客户可以将相同的设计转移到Veloce Primo中，以更接近实际系统的速度运行，藉此验证软件/硬件接口并执行应用程序级软件。
为了使这种方法尽可能高效，Veloce Strato+和Veloce Primo使用相同的RTL、相同的虚拟验证环境、相同的交易器(transactor)和模型，能够最大限度地重用验证材料、环境和测试内容，进而为无缝方法的实施提供必要基础。
因此客户可以轻松实现不同阶段的RTL复用，无论是从Strato迁移至FPGA原型验证系统实现下一步验证环节，还是在FPGA原型验证过程中发现Bug，再回溯至Strato进行更高可见性的调试。这种灵活的设计能够最大限度地重用验证材料、环境和测试内容，进而为无缝方法的实施提供必要基础。


协同效应

2021年1月1日，Mentor Graphics正式更名为Siemens EDA。对此，凌琳表示，公司更名不是放弃和终止，而是面向一个新的、更广阔的平台。西门子是更博大精深，更有广泛且深度的技术公司。以仿真为例，随着芯片设计越来越需要考虑要在系统中表现，需要面对更多跨领域的仿真要求，包括电子、电磁、热力学甚至机械领域。
李立基则认为，西门子所提倡的数字化双胞胎设计理念，和Mentor的仿真产品理念完全吻合。比如PAVE360从芯片到自动驾驶系统的解决方案，就是依托了Veloce Strato硬件仿真器，实现在虚拟环境中测试汽车自动驾驶的性能。
在Mentor并入西门子的四年中，借由数字化工业软件的优势和资金，西门子又收购了诸多公司，包括与汽车电子相关的Austemper，与ML/Variation-based design相关的Solido，从事5G端到端测试设备的Sarokal，以及COMSA、Avatar、UltraSoC等公司，使得整个西门子EDA 的“武器库”和产品线都得到了持续的扩张和完善。
“更名为西门子EDA后，我们可以满足既有或潜在客户更广泛的研发需求，有些问题可以在芯片内解决，有些问题需要和其他系统进行协同跨领域集成与仿真，因此西门子EDA可以给客户带来系统级设计理念。”凌琳说。

feihangdan

看上去不错的

kakaru

25hz

sekisan

  

dzbao180

ltt19930829

cloudie2000

ninghaibiao

  

davis8051

软件性能决定了半导体的成功