边缘人工智能需求激增，创新存储方案受青睐

shuszhao

瑞萨RZ/A2M微处理器具备两个以太网通道，并且能够通过加密硬件加速器提升安全性能，适用于人机界面（HMI），尤其是带有摄像头的HMI应用。此外，还支持广泛应用于移动设备的移动产业处理器接口（MIPI），并配备了用于高速图像处理的动态可配置处理器（DRP）。
在瑞萨RZ/A2M中，华邦HyperRAM可作为工作内存使用，在保证电子电路足够小的同时可提供高存储和数据带宽，以支持图像识别等计算密集型工作负载；华邦SpiStack 中的NOR芯片用于存储RZ/A2M的启动代码和应用程序代码，NAND芯片可存储嵌入式AI学习数据和相机图像等多个大型数据。

[li]

HyperRAM

[/li]

HyperRAM在华邦GP-Boost DRAM产品线中的定位是“超低功耗(Ultra Low Power, ULP)”，其运行的最大频率为200MHz，可在3.3V或1.8V的工作电压下提供400MB/s的最大数据传输速率。HyperRAM在运行与混合睡眠模式下，均可提供超低功耗。以华邦的64Mb HyperRAM为例，在室温下，1.8V待机功耗为70uW。值得一提的是，HyperRAM在1.8V混合睡眠模式下的功耗只有35uW。

广告

此外，HyperRAM 只有13个信号引脚，相比早期SDRAM或是Pseudo SRAM大于50个的引脚数（pin count），大大简化了PCB设计。当设计师设计成品时，MPU上的更多引脚可用于其他目的，设计师也可使用更少引脚的MPU 以获得更高经济效益。

华邦电子DRAM产品营销部经理曾一峻表示，目前采用HyperRAM产品的应用市场主要来自4G功能手机、智能手表、LTE物联网模块、人工智能物联网设备，从今年年底到明年初，包括智能音箱、智能家居、家用摄像头、智能门铃、智能门锁、工业用人机界面，甚至汽车仪表在内的多个市场，都会陆续导入HyperRAM设计。
支持HyperBus接口的HyperRAM是能满足市场需求的最新技术解决方案。HyperBus 技术最早由Cypress于2014年首次发布，并于2015年推出其首款HyperRAM产品。考虑到市场发展需要，华邦电子决定加入HyperRAM阵营，并推出 32Mb/64Mb/128Mb/256Mb容量的产品，进一步扩展其产品组合，以应对多样化的应用需求，使生态系统更趋完整。
“音频/视频等MCU设备中的人工智能需求激增，是促使瑞萨等企业选用HyperRAM产品的主要原因。”曾一峻说，很多人都误认为AI模型的规模会很大，但事实并非如此。以谷歌最为有名的TensorFlow Lite for Micro Controllers为例，通过将AI神经模型引擎的Weight size压低，或是做一些优化升级，MobileNetV2-YOLOv3-Nano/Yolo-Fastest/Yolo-Fastest-XL的Weight size分别只有3.0MB/1.3MB/3.5MB的规模。这意味着，64Mb HyperRAM不只可以用来存储RTOS，还可以储存一些低解析度的图像数据，再加上AI模型，尽管还不能实现实时图像识别，但完全可以在智能表计上实现“轻智能”。

根据规划，研发中的HyperRAM2.0/2.0e规格将上升至200MHz/X8/24BGA，HyperRAM 2.0 Plus的速度会更高，并会在适当时候推出HyperRAM 3.0产品。

曾一峻指出，尽管HyperRAM是近两三年才出来的新产品形态，但华邦正在积极与MCU和系统厂商进行合作，努力扩大HyperRAM的生态系统。例如，在国内外，华邦通过举行定期研讨会，workshop，制作DEMO样板/套件，与客户一起进行联合发布等形式，帮助其尽快熟悉并掌握HyperRAM的使用。

[li]

SpiStack

[/li]

华邦电子闪存产品营销部经理黄信伟说，客户永远都会期待闪存产品拥有以下三个优点：PCB占地小、成本低、组合多样化，而华邦SpiStack的三大优点，硬件兼容、成本优势、优良质量，恰好能够满足上述需求。
SpiStack将NOR芯片和NAND芯片堆叠到一个封装中，例如64Mb Serial NOR和1Gb QspiNAND芯片堆叠，使设计人员可以灵活地将代码存储在NOR芯片中，并将数据存储在NAND芯片。此外，虽然是两个芯片 (NOR+NAND) 的堆栈，但单一封装的SpiStack，在使用上仅需6个信号引脚。与传统的SDRAM和并行NOR/NAND相比，华邦HyperRAM和SpiStack的封装尺寸和终端数量都减少了80%左右。   
黄信伟表示，友商也有类似做法，但主要采用通过硬件的实体脚位去做切换，从而导致无法保持8脚位数的标准封装。而SpiStack通过简单的软件芯片选择命令 (C2h) 和指定的芯片ID实现切换工作芯片。其最高时钟频率可达104MHz，在Quad-SPI下，等同于416MHz。此外，SpiStack（NOR+NAND）支持并发操作（concurrent operation），当某颗芯片在执行写入/擦除时，另一颗芯片可以同时进行写入/擦除/读取，反之亦然。

[li]

瑞萨RZ/A2M

[/li]

根据瑞萨电子公司中国企业基础设施事业部经理Anson叶的介绍，与其他品牌MPU不同，RZ/A2M配置了瑞萨独有的动态可配置处理器(Dynamically Reconfigurable Processor, DRP)硬件加速内核，主要用于图像预处理，速度比一般的CPU快大约10倍。由于DRP是瑞萨独有的自研加速核，所以瑞萨会免费向客户提供标准的DRP库，免去了自己开发库所需的时间。

DRP可以看成一个可动态配置的FPGA，它可以配置不同的内容，其主要优势是在减少硬件空间和降低功耗的基础上，仍能保证很高的运算能力。例如在动态配置时，DRP可在1ns内完成对运算逻辑电路的配置，运行“动态加载”功能时，可在大约1ms内完成算法库的切换。
我们可以从以下三方面加以解读：
第一是高速。举例来说，一个苹果从摄像头进入系统之后，可能会经过三个不同的算法——降噪、边沿检测和后处理来进行编译。如果单纯用一颗普通的ARM Cortex-A9 528MHz CPU来运行上述3个算法，大概需要142ms。但如果利用DRP只需要10.4ms，比CPU快13倍。
第二个是低功耗。如果采用更快的CPU/GPU，的确可以获得与DRP相同甚至更快的处理速度，但问题问题在于功耗是传统CPU的10-20倍。而DRP的工作频率只有66MHz，总体功耗非常低。与ARM Cortex-A9 528MHz MCU相比，DRP功耗仅为其1/20，兼具高速与低能耗特性于一身。
第三，与其他硬件逻辑不同，DRP可以提高用户的设计自由度。因为DRP其实是在不同的时间点上配置不同的功能，所以，PCB占板面积没有发生太大变化，但却可以通过不同的库实现不同的功能。

此外，RZ/A2M搭载IMR渲染引擎和MIPI Camera接口，这也是目前移动设备中最通用的接口。客户可以据此很容易地获得更通用，性能高，价格低，供货有保证的摄像头，来搭配瑞萨提供的整体解决方案。
最后，尽管RZ/A2M内部配有4MB SRAM，可用于HMI（人机交互界面），或是简单的控制应用。但这一内存容量在面向现在嵌入式AI系统时，往往会显得“捉襟见肘”，所以他们往往还需要外接内存，这也是瑞萨选择华邦的重要原因。

heming2216

阳小光

kekgn

  

地沟油

        

maogege-chen

lqsgg

  

rain-fine

  

minghuang

谢谢分享。。

jrchao