下一代EUV光刻机工艺要求

infowei · 发表于 2021-12-28 17:08:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

下一代EUV光刻机工艺要求

提到未来芯片工艺制程，光刻机显然是必不可缺的话题，可以说，制程突破在一定程度上受制于光刻机。光刻的本质其实是一个投影系统，光线被投射通过掩模版，成像在晶圆上，最终在晶圆上一层一层建立起复杂的晶体管。随着光刻技术不断朝着“更小”征程迈进，下一代光刻机也需要做好充足的准备。

High-NA EUV

为了避免 EUV 双重图案化，High-NA EUV成为了焦点，其可以实现更简单的单图案方法。光刻机巨头ASML 将通过重新设计光刻系统内的光学器件，从目前的 0.33 NA 变为 0.55NA（即 NA 增加 67%）。0.55NA EUV 光刻有望最终实现 8nm 分辨率，对应于一次曝光中 16nm 间距的印刷线/间距。

根据ASML 的10月分享报告显示，其最新的 EUV 光刻机可以在未来 10 年左右的时间内帮助制造商在硅基板上塞入越来越多的晶体管。根据ASML预测，在2030年，将会有集成3000亿晶体管的芯片出现。

ASML报告指出，从 2023 年开始，ASML计划交付第一批下一代 EUV 设备，该设备将从 0.33 NA 到 0.55 NA，使 EUV 数值孔径 (NA) 高于当前机器的能力。而这可以让芯片制造商开发出远远超过当前预期的 2 nm阈值的工艺节点，并且在对高级晶圆层使用单次曝光 EUV 工艺时还可以节省一些成本。

EUV 光刻胶

未来工艺节点向high NA光刻的过渡不仅需要来自ASML等系统供应商的工程创新，还需要对合适的光刻胶材料进行高级开发，不断提高光刻胶的性能。

Lam Research 将使用化学气相沉积工艺在金属光刻胶上分层，而不是湿式光刻胶（wet photoresist ）技术。Lam Research 干式抗蚀剂技术的最大优势之一是使用化学气相沉积 (CVD) 工艺来沉积光刻胶，从而可以更精细地控制光刻胶的可变性和厚度。

东京电子发现了一种新的溶剂冲洗工艺，可以将生产线扩展到 ~24nm（12nm 临界尺寸）。这个工艺或将允许湿抗蚀剂方法缩放到 24 nm。

TokyoElectron 和 JSR 声称他们有一种新的金属氧化物抗蚀剂曝光后烘烤工艺，这将有助于提高光刻胶的灵敏度。

新掩膜类型

除了光刻胶外，High-NA EUV 还需要新的光掩模类型。为了减少不必要的图案放置偏移产生的影响，EUV 掩模需要更薄的吸收剂。当前EUV 掩模中，钽吸收剂的厚度为 60nm，虽然它可以做得更薄，但被限制在50nm，并不能解决掩膜效应。为此，业界正在开发几种新的 EUV 掩模类型，例如 2D、无吸收体、高 k、非反射和 PSM。

在 SPIE Photomask/EUV 会议上的演讲中，汉阳大学的研究人员描述了一种相移 EUV 掩模，它由基板上的钌和硅交替层组成。钌覆盖层位于多层结构的顶部，然后是钽-硼蚀刻停止层，以及作为相移材料的钌合金。

High k 掩模在研发中，业内正在探索镍等其他材料替代钽吸收剂。据了解，更薄的镍吸收剂可以减轻掩模效应，但同时也很难使用。

此外，初创公司 Astrileux 也描述了一种使用钌材料的新型非反射 EUV 掩模。这家公司还表示，2D 掩膜等都在研发中。