Spice仿真器改善-行业资讯-EDA-电子工程师俱乐部-单片机-FPGA

2dmin

,Altium,PROTEL,MODELSIM,MUTLISIM,SABER,ANSOFT,SIWAVE,HFSS,C语言,C51模拟与RF仿真工具提供各种仿真速度的选择，并支持分层的设计策略。　　要点　　? 在将设计交付硬件实现以前，应采用能够使用矩量法和有限元分析技术的EM（电磁）域工具，解决邻近效应和转换效应问题。　　? 快速Spice工具偏向于用精度换取速度，但制造商经常声称这些工具有“Spice级精度”。　　? 传统的Spice仿真器在十万个元件时就无能为力了，哪怕采用并行处理也不能提高容量。　　? 随着消费产品的制造商们努力以更低成本提供更高的功能密度，他们要在小体积内塞进数字、模拟和RF功能，这就产生了芯片、封装和电路板的协同设计与仿真需求。 　　速度、精度和易用性都是设计者使用仿真时的关键需求，他们要用仿真将自己的模拟、RF和混合信号设备推向市场。广受尊重的Spice仿真器仍是模拟仿真工具的选择，而EDA供应商正在通过创新技术改进自己工具的速度与精度，如使它们适合于多核处理器或多CPU系统的运行。其它公司则正在重新编写Spice算法，以加快仿真速度。当然也有一些公司关注自顶向下的设计。　　但当设计者为越来越多的产品增加RF/无线通信功能时，Spice只是仿真场景中的一部分。随着工艺尺度的缩小、数字电路速度的增加以及高速串行I/O端口的增多，不提供RF/无线功能的产品也正在具备RF性能。此外，在很多情况下，随着频率的上升以及设计者在越来越小的空间中塞入更多功能，芯片与电路板的设计也不能独善其身；必须对芯片、芯片封装和电路板采取协同设计和仿真。　　How-Siang Yap是Agilent技术公司EEsof部EDA产品营销组成员，他概述了可以成为一种有效的协同仿真方案的跨域仿真技术（cross-domain-simulation）。首先他表示，需要数值域工具，如The MathWorks公司的Matlab，或Agilent公司的Ptolomy，以及C++、System-C和标准的HDL（硬件描述语言）。另外还需要频域的交流仿真工具，它可以用S参数并实现谐波平衡技术。Yap补充说，对于时域，需要Spice工具。他的建议是，在设计转为硬件以前，应采用EM（电磁）域工具，它可以使用矩量法（method-of-moment）和有限元分析技术，查找邻近效应和转换效应的错误。 　　Spice提速　　对于Spice，关注的焦点是在提高速度的同时不丧失精度。为解决这个问题，Cadence设计系统公司近期宣布推出了Cadence Virtuoso APS（加速的并行仿真器），这是它的下一代电路仿真器，是Cadence MMSIM（多模式仿真）7.1版的组成部分。Cadence高级架构师John Pierce称，新仿真器将混合信号仿真的周转时间从数天或数周减少到只有数小时。Cadence的一名高级产品经理Nebabie Kebebew表示，新仿真器大大提升了单线程和可缩放多线程的性能，并且保持了与Cadence Virtuoso Spectre电路仿真器相当的精度。Kebebew说有20多个测试客户已在200多个设计上对新仿真器作了测试，其中涉及的器件包括PLL（锁相环）、DAC、ADC、存储器、电源管理电路和高速I/O电路。她说，一个客户在一个八核系统上作65 nm PLL设计仿真时，性能提高至原来的60倍。她补充说，另一个客户在做一个DC/DC转换器的版图后仿真时，性能提高至58倍，运行时间从20小时16分减少到21分钟。 　　Mentor Graphics公司也一直致力于提高仿真速度。该公司在2008年10月推出了新版的Eldo与Eldo RF晶体管级模拟仿真器，在不影响精度的情况下，提高了原始的速度性能。新版采用一种经修改的矩阵解算策略以及一种可缩放的多线程技术，使用户能够充分利用廉价的多CPU硬件。　　Mentor公司深亚微米业务发展经理Tony Liao指出，多线程的Eldo运行速度为单核版的3倍~10倍以上，具体取决于电路中的有源器件数和寄生成分数量。他说，要得到更快的仿真，客户可以使用ADiT快速Spice仿真器，不过要付出一些精度的成本。一个ADiT与Eldo接口可以使电路同时运行两种仿真器；需要高精度的部分在Eldo上运行，另一部分则在ADiT上运行。Liao指出，这些仿真器可与Mentor的ModelSim数字仿真器链接，支持协同仿真。仿真器与Mentor ICAnalyst的链接能帮助支持设计验证。另外，两种仿真器都可以协同工作在Mentor公司的ADMS（先进混合信号）仿真环境中（图1）。 　　Synopsys也致力于加快Spice速度，并在2008年3月推出HSpice仿真器时，宣布了对其HSpice核心引擎技术的增强以及新的多线程能力。Synopsys混合信号仿真产品营销总监Geoffrey Ying表示，该公司正使全部工具都能配合多核处理器的优势，HSpice是第一个迁移的产品。他说，有了多线程版，电路设计者现在运行HSpice版图后仿真的速度比单核处理器快两倍，在四核处理器上更可以快达五倍。单核版的提速方式是改进符号的直流工作点收敛算法、瞬态时间步长控制、网表分析，以及模型性能。对于多核处理器，该软件版能够仿真包括100万个以上阻性和容性寄生效应的版图后设计。　　Synopsys已经与TSMC（台积电制造公司）在TMI（TSMC建模接口）方法上展开合作，包括一个将客户器件模型与Synopsys HSpice、HSim与NanoSim电路仿真器相整合的协议。TMI方法为TSMC的40 nm及以下尺度工艺技术提供了一个创新而有效的器件建模方案。Ying称TMI方法平均能将仿真时间和内存使用减至五分之一，并且同时考虑了机械应力对硅片的作用和版图相关性，后者会根据与其它器件的接近程度，改变器件的特性。Magma设计自动化公司采用多CPU，而不是多核心和多线程。Magma的定制设计业务部业务发展高级总监KT Moore称，该公司的FineSim Spice充分利用了Magma的NPT（原生并行技术）将计算负载分配给多台计算机，增加了速度与容量，并保持了精度。他说，通过该方案“客户能够用实际可行数量的计算机做成千上万个器件的仿真，只用8台计算机而不是用100台计算机。”　　虽然Spice的多线程和多计算机实现方法都提高了性能，但仍会继续有对快速Spice实现的需求。Moore说：“在一个设计过程的不同阶段，对精度的要求也有变化。在早期，你可以更关注于功能。当你将设计集中于实际工作点和特性时，就希望收紧对精度的要求。很多大型设计都有数百万只晶体管；你可能会在多只CPU上用我们的Spice引擎作仿真，对一个签核（sign-off）仿真这种方法可能很好。”但他表示对于回归仿真或功能仿真，NPT才是你可能希望使用的工具。　　传统的EDA公司都在Spice领域受到了来自相对较新成员的竞争，有时这模糊了真正Spice与快速Spice之间的界限。Berkeley设计自动化公司的首席运营官Paul Estrada说，快速Spice工具倾向于用精度换取速度。不过，制造商经常在“Spice-accurate”（Spice级精度）的幌子下推出这些快速Spice工具。他表示，Berkeley设计自动化公司的Analog Fast Spice是真正能提供快速Spice能力，并有等同于真正Spice精度的性能。Estrada称，该工具不做近似。反之，它运行的是原始器件方程，解算原始的全电路矩阵，产生的波形相当于甚至优于任何其它Spice引擎。　　Analog Fast Spice提高了它在单核处理器上运行的性能，Estrada将其性能水平归结于其开发人员不需要尝试优化原有代码。他说：“深入观察今天的任何Spice引擎，你会发现，它们的基本结构像一个老鼠窝。每个东西都与其它东西互相交织，如果你试图改进仿真器的一个方面，那就总会把其它方面搞糟。”Analog Fast Spice采用一种模块化架构，可以对每个模块作优化，而不会干扰其它模块。展望未来，该公司认为多线程有更好的结果，但尚未推出多线程版本。　　Gemini公司也采用多线程来提高性能。该公司销售与营销副总裁Kent Jaeger称，公司的目标是95%的Spice精确工具和快速MOS Spice市场。他表示，Gemini的整体多线程Spice可提供两至十倍的性能提升，而不会累及精度。“我们禁止自己的设计者使用任何有可能牺牲Spice精度的技术。”Gemini仿真器在90%的基准测试中超过了快速MOS Spice仿真器的性能，运行在采用64位 Linux操作系统的低价英特尔多核处理器上。　　Infinisim公司从快速Spice借用了一些技术，而仍保持Spice的精度，这是该公司首席技术官Zakir Syed的表述。该公司的RASer（实时自适应仿真）仿真器可用于设计验证的全部阶段，从单个块到全芯片，以及从版图前到版图后。据该公司高级营销总监Anand Lyer表示，RASer针对做全系统仿真的关键需求，避免了硅片的重制（re-spin）要求。他说：“传统的Spice仿真器在数十万个元件时就无能为力了，即使采用并行处理，容量也不会增加。”　　此时早晚得用类似快速Spice的方案。Syed说：“我们就像快速Spice那样将一个电路拆成小部分，然后为不同部分使用不同的解算器。在快速Spice中，你会失去精度，但是，我们使用的是Spice采用的精确器件模型。”　　虽然Infinisim支持多线程，但该公司主要关注提升每个线程的速度。Syed说：“很多公司正在开发在Spice上的多核算法，并且，这些公司已放弃了对Spice的改进。”他认为，某些情况（如蒙特卡罗仿真）适用于多线程与分布式计算。此时，任何仿真都独立于其它仿真。　　Tanner EDA的产品管理总监Nicolas Williams称：“在模拟设计中，我们见到的迭代一般要运行五次角落模型和温度扫描。如果要做蒙特卡罗分析，就必须对一个电路运行数千次仿真，很容易从一个指令台处理这些仿真运行。”他补充说，这是在仿真工作级，而不是电路级，此时并行可以提供最大的好处。　　Tanner的T-Spice仿真器面向大模拟、小数字芯片的设计。该公司集成了Verilog-A，同时支持行为模型和器件级Spice模型的仿真。Verilog-A支持自顶向下的设计，远优于模拟设计者过去经常采用的自下至上方案。Williams称自顶向下设计可以消除昂贵而耗时的设计反复，而对自下至上方案，当设计周期后期出现系统集成问题时，这种反复是必不可少的。　　他指出，模拟设计者在使用依赖性资源时会使用行为建模技术，他们可能使用The MathWorks的Matlab来计算系数，但迄今为止，他们在Spice编程环境中还缺乏一种行为语言。Spice与行为模型的组合使设计者能够专注于块的设计，并且无需漫长的运行时间而完成仿真。表1给出了仿真一个PLL的相对CPU时间，其元件表示为Spice与Verilog-A模型的各种组合。Magma设计自动化公司采用多CPU，而不是多核心和多线程。Magma的定制设计业务部业务发展高级总监KT Moore称，该公司的FineSim Spice充分利用了Magma的NPT（原生并行技术）将计算负载分配给多台计算机，增加了速度与容量，并保持了精度。他说，通过该方案“客户能够用实际可行数量的计算机做成千上万个器件的仿真，只用8台计算机而不是用100台计算机。”　　虽然Spice的多线程和多计算机实现方法都提高了性能，但仍会继续有对快速Spice实现的需求。Moore说：“在一个设计过程的不同阶段，对精度的要求也有变化。在早期，你可以更关注于功能。当你将设计集中于实际工作点和特性时，就希望收紧对精度的要求。很多大型设计都有数百万只晶体管；你可能会在多只CPU上用我们的Spice引擎作仿真，对一个签核（sign-off）仿真这种方法可能很好。”但他表示对于回归仿真或功能仿真，NPT才是你可能希望使用的工具。　　传统的EDA公司都在Spice领域受到了来自相对较新成员的竞争，有时这模糊了真正Spice与快速Spice之间的界限。Berkeley设计自动化公司的首席运营官Paul Estrada说，快速Spice工具倾向于用精度换取速度。不过，制造商经常在“Spice-accurate”（Spice级精度）的幌子下推出这些快速Spice工具。他表示，Berkeley设计自动化公司的Analog Fast Spice是真正能提供快速Spice能力，并有等同于真正Spice精度的性能。Estrada称，该工具不做近似。反之，它运行的是原始器件方程，解算原始的全电路矩阵，产生的波形相当于甚至优于任何其它Spice引擎。　　Analog Fast Spice提高了它在单核处理器上运行的性能，Estrada将其性能水平归结于其开发人员不需要尝试优化原有代码。他说：“深入观察今天的任何Spice引擎，你会发现，它们的基本结构像一个老鼠窝。每个东西都与其它东西互相交织，如果你试图改进仿真器的一个方面，那就总会把其它方面搞糟。”Analog Fast Spice采用一种模块化架构，可以对每个模块作优化，而不会干扰其它模块。展望未来，该公司认为多线程有更好的结果，但尚未推出多线程版本。　　Gemini公司也采用多线程来提高性能。该公司销售与营销副总裁Kent Jaeger称，公司的目标是95%的Spice精确工具和快速MOS Spice市场。他表示，Gemini的整体多线程Spice可提供两至十倍的性能提升，而不会累及精度。“我们禁止自己的设计者使用任何有可能牺牲Spice精度的技术。”Gemini仿真器在90%的基准测试中超过了快速MOS Spice仿真器的性能，运行在采用64位 Linux操作系统的低价英特尔多核处理器上。　　Infinisim公司从快速Spice借用了一些技术，而仍保持Spice的精度，这是该公司首席技术官Zakir Syed的表述。该公司的RASer（实时自适应仿真）仿真器可用于设计验证的全部阶段，从单个块到全芯片，以及从版图前到版图后。据该公司高级营销总监Anand Lyer表示，RASer针对做全系统仿真的关键需求，避免了硅片的重制（re-spin）要求。他说：“传统的Spice仿真器在数十万个元件时就无能为力了，即使采用并行处理，容量也不会增加。”　　此时早晚得用类似快速Spice的方案。Syed说：“我们就像快速Spice那样将一个电路拆成小部分，然后为不同部分使用不同的解算器。在快速Spice中，你会失去精度，但是，我们使用的是Spice采用的精确器件模型。”　　虽然Infinisim支持多线程，但该公司主要关注提升每个线程的速度。Syed说：“很多公司正在开发在Spice上的多核算法，并且，这些公司已放弃了对Spice的改进。”他认为，某些情况（如蒙特卡罗仿真）适用于多线程与分布式计算。此时，任何仿真都独立于其它仿真。　　Tanner EDA的产品管理总监Nicolas Williams称：“在模拟设计中，我们见到的迭代一般要运行五次角落模型和温度扫描。如果要做蒙特卡罗分析，就必须对一个电路运行数千次仿真，很容易从一个指令台处理这些仿真运行。”他补充说，这是在仿真工作级，而不是电路级，此时并行可以提供最大的好处。　　Tanner的T-Spice仿真器面向大模拟、小数字芯片的设计。该公司集成了Verilog-A，同时支持行为模型和器件级Spice模型的仿真。Verilog-A支持自顶向下的设计，远优于模拟设计者过去经常采用的自下至上方案。Williams称自顶向下设计可以消除昂贵而耗时的设计反复，而对自下至上方案，当设计周期后期出现系统集成问题时，这种反复是必不可少的。　　他指出，模拟设计者在使用依赖性资源时会使用行为建模技术，他们可能使用The MathWorks的Matlab来计算系数，但迄今为止，他们在Spice编程环境中还缺乏一种行为语言。Spice与行为模型的组合使设计者能够专注于块的设计，并且无需漫长的运行时间而完成仿真。表1给出了仿真一个PLL的相对CPU时间，其元件表示为Spice与Verilog-A模型的各种组合。　即便一个芯片设计经过了彻底的仿真与验证，也不能保证在真正硅片诞生以后，该器件能正常地工作。硅片性能屈从于芯片封装的EM效应、封装所安装的电路板，或包含电路板的大尺度结构（见附文《EM仿真：从PCB到直升机》）。Ansoft业务开发总监Larry Williams详述了一个半导体制造商的故事，它的器件装在一块评估板上，评估板有良好隔离的走线，并用大量的电源层和地层来隔离信号。然而，当该制造商的客户将器件装在一个微型消费产品中时，走线靠得非常近，造成了更多的耦合，它的性能表现不正常。突然间，芯片的射频开始出现异常，产生不可接受的带外伪响应。Williams说：“我们对芯片、芯片封装和电路板作了完整的系统级仿真，以揭示如何解决这个问题。”Ansoft使用了该制造商对IC的Spice级模型，作了三维提取，为IC的BGA封装和PCB（印刷电路板）建立了模型。他说：“我们在自己的环境中将三者全部结合起来，可以预测到这些毛刺。” 　　Ansoft的产品包括HFSS（高频仿真器系统），它可以对高频高速元件作三维电磁场仿真，还有SIwave（信号完整性波），它使工程师能够直接从器件版图数据库（即物理CAD）中提取出电源分配与信号网表与频率有关的电路模型，协助判断信号完整性和电源分配问题（图2）。Williams说：“我们解决了很多严重问题。”他补充说，满足SI很重要，“各个公司都在设置SI部门，以确保可靠的电性能。看一下现在任何一台手持电子设备，它可能有多个射频，很多数字内容能提供丰富的用户体验。它会工作在节能的低电压下，而数字信号也因此对耦合更为敏感。我们让一个工程设计团队读入一个PCB模型，与IC封装模型的提取相耦合，将所有东西级联起来，完成一次整体的系统级仿真。”　　EEsof的工具包括ADS（先进设计系统），其起源是惠普一个开发RF与微波仪器的小组。ADS 1.0于2000年面世，它使设计者能够仿真有数字电路（包括DSP）的RF电路。该工具最初大量应用于WLAN（无线局域网）设计，并继续得到发展。随着消费产品的制造商努力以更低价格提供更高的功能密度，他们正在小体积中塞入数字、模拟与射频功能，从而创造出用ADS作芯片、封装和电路板协同设计与仿真的需求。EEsof的Yap列举了协同设计过程的两个方面的实例：前端，它包括针对性能和成本的系统分区优化；后端，涉及如球样式规划与布线以及I/O优化等因素。　　他表示，最新的发展是支持非线性X参数。上个月，Agilent宣布设计者可以从ADS的仿真或Agilent的测试测量仪器中生成X参数，以加快通信产品的开发。Yap称，X参数可节省大量时间。有了X参数，设计者就可以获得一个仿真中使用的模型。否则要做数月的特性描述，生成大量难以解析的图表。　　对于未来，Yap认为会继续努力将电磁仿真集成到设计流程中，从而从电路到天线的一切都作仿真。更多产品正在无线化，并且在紧凑型产品中，天线一般在PCB板上。他说，在交付实际硬件制造以前发现潜在问题的能力非常关键。　即便一个芯片设计经过了彻底的仿真与验证，也不能保证在真正硅片诞生以后，该器件能正常地工作。硅片性能屈从于芯片封装的EM效应、封装所安装的电路板，或包含电路板的大尺度结构（见附文《EM仿真：从PCB到直升机》）。Ansoft业务开发总监Larry Williams详述了一个半导体制造商的故事，它的器件装在一块评估板上，评估板有良好隔离的走线，并用大量的电源层和地层来隔离信号。然而，当该制造商的客户将器件装在一个微型消费产品中时，走线靠得非常近，造成了更多的耦合，它的性能表现不正常。突然间，芯片的射频开始出现异常，产生不可接受的带外伪响应。Williams说：“我们对芯片、芯片封装和电路板作了完整的系统级仿真，以揭示如何解决这个问题。”Ansoft使用了该制造商对IC的Spice级模型，作了三维提取，为IC的BGA封装和PCB（印刷电路板）建立了模型。他说：“我们在自己的环境中将三者全部结合起来，可以预测到这些毛刺。” 　　Ansoft的产品包括HFSS（高频仿真器系统），它可以对高频高速元件作三维电磁场仿真，还有SIwave（信号完整性波），它使工程师能够直接从器件版图数据库（即物理CAD）中提取出电源分配与信号网表与频率有关的电路模型，协助判断信号完整性和电源分配问题（图2）。Williams说：“我们解决了很多严重问题。”他补充说，满足SI很重要，“各个公司都在设置SI部门，以确保可靠的电性能。看一下现在任何一台手持电子设备，它可能有多个射频，很多数字内容能提供丰富的用户体验。它会工作在节能的低电压下，而数字信号也因此对耦合更为敏感。我们让一个工程设计团队读入一个PCB模型，与IC封装模型的提取相耦合，将所有东西级联起来，完成一次整体的系统级仿真。”　　EEsof的工具包括ADS（先进设计系统），其起源是惠普一个开发RF与微波仪器的小组。ADS 1.0于2000年面世，它使设计者能够仿真有数字电路（包括DSP）的RF电路。该工具最初大量应用于WLAN（无线局域网）设计，并继续得到发展。随着消费产品的制造商努力以更低价格提供更高的功能密度，他们正在小体积中塞入数字、模拟与射频功能，从而创造出用ADS作芯片、封装和电路板协同设计与仿真的需求。EEsof的Yap列举了协同设计过程的两个方面的实例：前端，它包括针对性能和成本的系统分区优化；后端，涉及如球样式规划与布线以及I/O优化等因素。　　他表示，最新的发展是支持非线性X参数。上个月，Agilent宣布设计者可以从ADS的仿真或Agilent的测试测量仪器中生成X参数，以加快通信产品的开发。Yap称，X参数可节省大量时间。有了X参数，设计者就可以获得一个仿真中使用的模型。否则要做数月的特性描述，生成大量难以解析的图表。　　对于未来，Yap认为会继续努力将电磁仿真集成到设计流程中，从而从电路到天线的一切都作仿真。更多产品正在无线化，并且在紧凑型产品中，天线一般在PCB板上。他说，在交付实际硬件制造以前发现潜在问题的能力非常关键。随着产品日益复杂，工作频率越来越高，研究信号与功率完整性问题，以仿真EMC（电磁兼容）与EMI（电磁干扰）效应也日益重要。CST（Computer Simulation Technology）的PCB（印刷电路板） Studio可以提供帮助，它支持二维与三维仿真，可以在时域与频域中确定趋肤效应。它可以输入IBIS（I/O缓冲信息规范）模型，与Spice等效工具接口。CST的Cable Studio支持PCB与连接电缆的协同仿真。 　　该公司将PCB Studio和Cable Studio整合到Studio Suite 2009 EM仿真软件中，通过自动优化和对某个问题采用最适当的解算技术，提升了设计的吞吐能力（图A）。Studio Suite 2009支持瞬态EM和电路协同仿真，它提供一个64位的前端和基于MPI（消息传递接口）的并行，加快了大型与复杂结构的仿真速度。它带有一个瞬时热解算器，可仿真加热过程，并用一个生物热方程作生理冷却效应的逼真建模。