51阶FIR滤波器（VHDL源码，上大学时做的）

fpga_dsp · 发表于 2014-6-22 21:52:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

51阶FIR滤波器VHDL源码，上大学时做的，在altera FPGA硬件平台上上测试效果很好的（针对不同应用需要修改滤波器参数），好东西和大家分享
说明：源码中用到altera的乘法器库，所以其他厂家FPGA是不好用的
源码：

pass_fir51.rar (2 KB, 下载次数: 2)

尽然有人表示愤怒，啥子原因，是不是觉得没有优化结构，发表一下意见，大家共同进步呗（优化过就没有意思了，系数一般都是没法修改，智能拿来看看了，看看都很费劲）：
这个测试效果不亚于IP核的约
下面简单说明一下使用方法：
输入 clk：表示采样时钟
      datain：为数据输入，默认12为
   dataout：数据输出：默认24为（一般DA没有这么宽的位数，截取有效位数即可）

滤波器输入，matlab计算（最好采用窗函数设计，什么窗都可以）再乘以2的12次方取整数，一个填进去，FIR是对称的，所以你需要填写26个系数，当然系数要是确定了，可以采用比如什么CSD之类优化一下，资源省很多，相对可以获得更高的速度