|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区
您需要 登录 才可以下载或查看,没有账号?立即注册
×
我要开发一个新项目(命名
为 RK2926V1.3),而这个新项目的 CPU 和 DDR 跟 RK2926V1.2 一样,其他不一样,为了避
免重新走 DDR 的线,下面讲解实现步骤:
1、RK2926V1.2.dsn 文件中删除与 DDR 无关的器件,保留 DDR、CPU、DDR 周边的电容,我
这里实际上就只保留第 8 页,其他页都删除
2、导出网表,网表名为:RK2926V1.3.asc
3、按照教程 1,利用 RK2926V1.3.PCB 与 RK2926V1.3.asc 对比,然后导入 ECO
可以看出来,DDR 这部分的线保留下来了,其他的元件和网络都掉了,那些些铜皮和
2D 线、板框要手动删除。
整理之后变成这样啦
4.、导入新板框
把此文件另存为 RK2926V1.3.PCB
5、然后回过头来设计原理图,也就是把外围线路加上,导出网表并与 RK2926V1.3.PCB 对
比,把对比得到的 ECO 文件导入到 RK2926V1.3.PCB 中
如下图,新加的外围器件都导入进来了
新加进来的元件都重叠在一起,为了直观方便,我们给他处理下
选中所有新加的元件---右键---Disperse---出现的提示全部选 OK
那么现在就可以开始布局走线啦 |
|