• 芯片制造中的阻挡层沉积技术介绍
  • 接地搭接电缆布局屏蔽!!!
  • 北美液冷生态解码:超微spuermicro,24年营
  • SK海力士全球首发HBM4-16层堆叠、2.0TB/s
  • 2纳米Nanosheet技术及其以后的选择性层减薄

DDR拉线作业,还有几条没拉出来

[复制链接]
查看501 | 回复1 | 2017-11-27 08:37:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×
星期天还加班到十点,利用空余时间拉的DDR线,因为拉的时候有几根控制线没有加入进去,导致最后还有拉完所有的数据和地址线后还要调整。 default.jpg
NTPCB_NT96663_162.pcb (1.09 MB, 下载次数: 0)
回复

使用道具 举报

xs414964005 | 2017-11-27 08:56:43 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则