设为首页收藏本站
开启辅助访问 切换到宽版
充值积分
搜索
  • 芯片制造中的阻挡层沉积技术介绍
  • 接地搭接电缆布局屏蔽！！！
  • 北美液冷生态解码：超微spuermicro，24年营
  • SK海力士全球首发HBM4-16层堆叠、2.0TB/s
  • 2纳米Nanosheet技术及其以后的选择性层减薄
逆天PCB论坛»论坛 › PCB培训专栏 › PADS-171101高级班 › 学生作业专区 › DDR走线  等长完成一部分 周末再发一次 ...

DDR走线  等长完成一部分 周末再发一次

[复制链接]
查看501 | 回复0 | 2017-12-2 16:10:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要 登录 才可以下载或查看，没有账号？立即注册

×
因为文件是加密的  只能多截图了，

现在等长只做了一部分，但是 发现 两对差分  没注意到  估计 还要把所有的线长再调整下，周末我再把调整好的再发上了  

文件 还在解密 ，尽量不在公司做了  麻烦

2.jpg
3.jpg
1.jpg
《《《 点击这里展开全文 》》》
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

kevin1258

53

主题

104

回帖

0

积分

PADS-171101高级班

积分
0

终身成就奖

回复楼主 返回列表