• 芯片制造中的阻挡层沉积技术介绍
  • 接地搭接电缆布局屏蔽!!!
  • 北美液冷生态解码:超微spuermicro,24年营
  • SK海力士全球首发HBM4-16层堆叠、2.0TB/s
  • 2纳米Nanosheet技术及其以后的选择性层减薄

等长做完

[复制链接]
查看623 | 回复4 | 2017-12-15 19:35:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×
ddr拉线作业.pcb (1.47 MB, 下载次数: 0)
回复

使用道具 举报

dyd0311 | 2017-12-17 14:40:36 | 显示全部楼层
这个长度是如何计算出来 的??
回复

使用道具 举报

pads高级班 | 2017-12-17 15:03:08 | 显示全部楼层
不是计算的,是按照要求同组的长度允许误差多少,想办法绕线,绕到一样长(使长度都在误差范围内)
回复

使用道具 举报

tdshawn | 2017-12-18 08:35:24 | 显示全部楼层
回复

使用道具 举报

lijunming1983cn | 2017-12-18 14:35:01 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则