高速信号的反射是如何形成的？

显示全部楼层 · 2017-12-27 15:14:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

前文说到了特性阻抗，我们熟知实际电路中最大功率传输定理是关于负载与电源相匹配时，负载能获得最大的功率的定理。迁移到高速电路中，激励电路特性与传输线特性极大地影响了从一个装置传送到另一个装置信号的完整性。在高速电路中要想把信号能量从源端全部传送到负载，必须使传输线特征阻抗与信号的源端阻抗和负载阻抗匹配，否则信号会发生反射，导致信号波形的畸变。

登录/注册后可看大图

反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。
反射通俗点讲，在传输线上任何地方出现阻抗不连续，就会产生反射。

登录/注册后可看大图

信号反射是一个很严重的问题，因为信号反射会产生过冲和下冲现象，过冲是指信号跳变的第一个峰值或谷值，它是在电源电平之上或参考地电平之下的额外电压效应；下冲是指信号跳变的下一个谷值或峰值。过冲与下冲都是不利的因素，过大的过冲电压经常长期性地冲击会造成器件的损坏，严重的下冲会超过接收器件的门限而导致电路的逻辑错误。如果信号在驱动器和接收器之间来回多次反射，就会产生振铃现象，这增加了信号稳定所需要的时间，从而也影响了系统稳定的时序。

登录/注册后可看大图

一般做电路设计中，如果时钟信号链路比较长，会在时钟输出信号上串接一个小电阻，至于为什么，很多成熟设计都是这么做，算是一个经验设计方法。实际上，其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。

登录/注册后可看大图

反射的产生如下列图所示，表示第一次反射：

登录/注册后可看大图

如何消除反射：
在高速系统中反射的消除方法一般是控制传输线的阻抗连续性。一般方法有：
仔细设计系统的叠层结构，并按照一直的阻抗设计原则，来决定各个布线层传输线的物理和几何参数，以达到期望阻抗。
仔细设计信号的回流路径，保证回流路径的完整性，能够为传输线提供一致的参考平面；
按照阻抗匹配的设计原则，在传输路径的适当位置放置匹配电阻来控制反射；
仔细设计整个传输路径的拓扑结构，尽量减少分支数量和减小Stub线的长度。