如何避免过孔via 过于靠近焊盘造成DFM问题

显示全部楼层 · 2019-3-6 19:28:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

如果过孔via过于靠近焊盘，或者直接在焊盘上打过孔，在SMT时，就会漏锡造成器件引脚虚焊，而焊盘对面由于漏锡，会有短路的风险，除非你对过孔做

「塞孔」

工艺，但这样做会增加制板费用，如果不是空间受限的HDI板子，建议大家别打盘中孔的，过孔孔环边离焊盘要拉开一定距离（0.2mm 8mil）。通常，我们做板时会要求板厂过孔盖油，但过孔过于靠近焊盘之后，会造成过孔部分开窗，焊盘上的焊锡便会流到过孔上。

那如何利用强大的 Cadence Allegro 规则引擎来避免我们在layout过程中无意的将过孔打得过于靠近焊盘，造成DFM违规风险呢？
Cadence Allegro 强大的 Constraint Manager 可以很方便的设定via与pad的间距以及是否允许在焊盘上打孔。
通过Allegro的菜单栏“Setup-> Constraints-> Constraint Manager…”打开「Allegro Constraint Manager」约束规则管理器。
在左侧的Spacing及Same Net Spacing设置不同网络及相关网络的间距规则约束。
在右侧的设置编辑界面中，可以双击「Thre Via To >>」展开via间距参数的设置，其中的All即使所有的间距统一进行设置，Line的值即是Via对line的最小间距要求，SMD pin则是Via与SMD pin的最小间距要求，以此类推。
对于禁止或者允许在焊盘上打孔，可以通过Physical这项规则约束设置实现，在Allow这一栏通过下拉菜单可以选择对应的规则, 如“NOT_ALLOWED”则是禁止在焊盘上打孔。