ADV7180的PCB布线考虑

2dmin

ADV7180的PCB布线考虑


ADV7180是高精度、高速、混合信号器件，为获得最佳性能，合理的PCB布线是非常重要的。

模拟接口输入


模拟输入线应该尽可能短，并尽可能保持75欧姆的阻抗。

电源去藕


电源的去藕，推荐使用一个0.1uF和10uF的电容，去藕点燃距离电源管脚不要超过0.5CM，应该与芯片处于同一面上，以避免过孔的存在，另外，电源应该先经过去藕电容，然后才到管脚，这个顺序不能搞错，这样电源电流才能先经过电容，然后到芯片，才会起到滤波效果，否则就会大大降低去藕的效果，如图：请仔细看图，电源通过过孔连接到100nF的电容焊盘上，然后在到10nF的电容，最后到电源脚。

保持Pvdd的稳定性和低噪声是特别重要的，一定要注意电源的稳压、滤波、去藕。强烈期望每个模拟电路    都由独立的电源供电：Avdd、Dvdd、Dvddio、Pvdd。
某些图形控制器在有效（在有效图像期间）和空闲（如行同步河场同步期间）期间的功耗级别差异很大，这会导致模拟电源供电波动变化很大，所以供电电源需要进行稳压滤波去藕。
推荐整个PCB板使用一个地平面，这个地平面的模拟和数字部分应该有个空袭，如下图。

无数实践表明，单一的地平面的噪声性能只可能会更好，使用多个地平面可能是有害的，因为每个分离的地平面更小，长的地环线可能会产生。
当分离的地平面不能避免的时候，推荐在ADV7180底下放置一个地平面，分裂的位置应该是在ADV7180底下，在这种情况下，正确地放置元件更为重要，因为电流环更大，电流流经的路径的电阻最小。电流环的一个例子是：电源平面到ADV1780，然后到数字输出线，再到数字数据接收器道，再到数字地平面，最后到模拟地平面。

PLL


PLL环路的滤波元件应该与ADV7180放在一个面上，以避免过孔，另外滤波器件，应该尽可能离管脚近，在滤波器件附近不要走数字或高频时钟线，器件的参数精度应该在10%或更低。

VREFN和VREFP


滤波器件应该与ADV7180放在一个面上，以避免过孔，另外滤波器件，应该尽可能离管脚近。否则会使效果大打折扣。

数字输出（数据和时钟）


尽量使走线最短，线路越长，分布等效电容越大，要求越高的驱动电流，这样也会引起更多的内部数字噪声，而且线短些也会减少反射的可能。
串一个30-50欧姆的可以抑制反射，减少EMI，减少ADV7180内部的瞬间浪涌电流，如果使用串联电阻，应该尽可能把它们放到ADV7180管脚附近，但这不要以增加过孔或线的长度为代价。
尽可能减少每个数字输出的驱动的电容，不要超过15pF，这可以通过减少线的长度以及仅连接一个器件来实现。减少电容，可以减少ADV7180内部的瞬间浪涌电流，从而减少电源上的数字噪声。
ADV7180在底部有个金属焊盘，这个焊盘必须接地，这样会带来两个好处：利于散热，减少噪声，增加机械强度。

数字输入


ADV7180仅支持3.3V信号，并不能接受5V信号，所以如果有5V的逻辑电平，应该增加电平转换器件。